沉积材料层的方法技术

一种在衬底上形成具有高高宽比部件的层的方法。由包括一种或多种工艺气体和一种或多种蚀刻物质的气体混合物形成该层。一种或多种工艺气体反应在衬底上沉积材料层。结合材料层的沉积，蚀刻物质选择性地去除邻近高高宽比部件开口沉积的材料层的部分，以无空隙和／或无缝隙的方式填充该部件。可以利用物理气相沉积（ＰＶＤ）和／或化学气相沉积（ＣＶＤ）技术在衬底上沉积该材料层。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术关于，更具体的是关于沉积用于集成电路制造的材料层的方法。
技术介绍
可靠地制造亚半(sub-half)微米或更小部件是新一代超大规模集成(VLSI)以及超大规模集成(ULSI)电路的一种关键技术。特别的是，随着电路技术前沿的推进，缩小VLSI和ULSI中的互连部件尺寸的技术对加工能力提出了额外的要求。例如，多级互连部件需要高高宽比(aspect ratio)结构(例如部件高度对部件宽度的比值)的精细加工，诸如通路、线和触点结构的精细加工。可靠地形成这些部件对于继续致力于提高电路密度和集成电路质量是非常重要的。随着电路密度增加，通路、线和触点的宽度会减小至亚微米尺寸(例如，小于0.25微米或更小)，但是这些结构之间的电介质材料层的厚度一般基本保持不变，增加了这种结构的高宽比。许多传统的沉积工艺很难填充高宽比超出4∶1的亚微米结构，尤其是高宽比超出10∶1的亚微米结构。图1A-B示出在衬底1上的高高宽比部件6中的材料层沉积的可能的结果。高高宽比部件6可以是任意开口，诸如在相邻部件2之间形成的间隔、触点、通路或限定在层2中的沟槽。如图1A所示，利用常规沉积技术沉积的材料层11趋向于以比在底部6B或侧面6S高的速率沉积在部件6的顶部边缘6T，因此产生突起(overhang)。此突起或材料的过沉积有时称之为凸起(crowning)。这种过量材料在部件6的顶部边缘6T上继续积累直到开口由在其中形成空隙14的沉积材料11封闭。此外，如图1B中所示，当沉积在开口6的两侧面6S上的材料层11汇合时，形成缝隙8。空隙或缝隙的存在会导致集成电路性能不可靠。因此，需要一种在衬底上沉积材料层以提供高高宽比开口的无空隙和无缝隙填充的方法。
技术实现思路
一种在衬底上形成具有高高宽比部件的层的方法。由包括一种或多种工艺气体和一种或多种蚀刻物质的气体混合物形成该层。该一种或多种工艺气体发生反应以在基片上沉积一层材料层。结合材料层的沉积，蚀刻物质选择性地去除邻近高高宽比部件开口的沉积材料层的部分，以无空隙和/或无缝隙的方式填充这些部件。可以利用物理气相沉积(PVD)和/或化学气相沉积(CVD)技术在衬底上沉积该材料层。该材料层沉积工艺与集成电路制造技术是一致的。在一种集成电路制造技术中，可以沉积用作沟槽隔离的绝缘材料的氧化物层。对于这种实施例，优选的工艺顺序包括提供在其上具有在有源半导体区域(active semiconductor region)之间形成的沟槽区的衬底。之后，用氧化物层填充该沟槽区，此氧化物层由包括一种或多种工艺气体和一种或多种蚀刻物质的气体混合物形成。一种或多种工艺气体发生反应以在沟槽区中沉积此氧化物层。结合氧化物层的沉积，蚀刻物质选择性地去除邻近高高宽比的沟槽开口的此氧化物层的部分。在另一种集成电路制造技术中，制造了一种集成电路互连结构。对于这种实施例，优选的工艺顺序包括提供一个其上具有一个或多个介质层的硅衬底，在介质层中限定有孔。在该孔表面上保形沉积(conformably depositing)一个或多个阻挡层。所述一个或多个阻挡层由一种气体混合物形成，该气体混合物包括一种或多种工艺气体和一种或多种蚀刻物质。所述一种或多种工艺气体发生反应以在所述孔中沉积阻挡材料。结合阻挡层的沉积，蚀刻物质选择性地去除邻近高高宽比孔口(aperture opening)的该阻挡材料的部分。沉积一层或多层阻挡层之后，当在所述一层或多层阻挡层上保形沉积至少一层金属层时，完成该互连结构。金属层由包括一种或多种工艺气体和一种或多种蚀刻物质的气体混合物形成。所述一种或多种工艺气体发生反应以在所述孔中沉积此金属层。结合此金属层的沉积，蚀刻物质选择性地去除邻近高高宽比孔口的此金属层的部分。附图说明通过下述详细描述并结合附图可以更清楚地理解本专利技术的精神，其中图1A-1B是利用常规现有技术沉积工艺填充的高高宽比部件的可能的沉积结果的剖视图；图2示意性示出用于本文中描述的实施例实践的设备；图3示出物理气相沉积(PVD)室的示意性剖视图；图4示出包括多个孔的气体组件的俯视图；图5示出化学气相沉积(CVD)室的示意性剖视图；图6A-6D示出集成电路制造过程中的不同阶段的衬底的示意性剖视图；图7示出利用本文所描述的方法沉积材料层的工艺步骤的顺序；和图8A-8B示出集成电路制造过程中的不同阶段的衬底的示意性剖面图。具体实施例方式图2是晶片处理系统35的示意性表示，该系统可以用于根据本文所描述的实施例进行集成电路的金属化。晶片处理系统35一般包括工艺室36、38、40、41、排气(degas)室44、装载锁定(load lock)室46、传送室48、50、贯通(pass-through)室52、微处理器控制器54与其它硬件元件，诸如电源(未示出)和真空泵(未示出)。这种晶片处理系统35的一个实例是美国加利福尼亚州圣克拉拉市的应用材料有限公司的商用ENDURA系统。在1993年2月16日公开的题目为“Staged-Vacuum SubstrateProcessing System and Method(分级式真空衬底处理系统和方法)”的共同受让的美国专利No.5186718中描述了这种晶片处理系统35的细节，这里将其收编以供参考。下面对此晶片处理系统35的主要部件进行简单描述。晶片处理系统35包括两个传送室48、50，每一个含有传送机械手49、51。传送室48、50被贯通室52互相分开。传送室48与装载锁定室46、排气室44、预净化室42和贯通室52耦合。衬底(未示出)通过装载锁定室46被装载进晶片处理系统35中。之后，衬底依次分别在排气室44和预净化室42中排气和净化。传送机械手49在排气室44与预净化室42之间移动衬底。传送室50与一组工艺室36、38、40、41。将净化的衬底从传送室48经由贯通室52移动到传送室50。之后，传送机械手51在一个或多个工艺室36、38、40、41之间移动衬底。工艺室36、38、40和41用于进行各种集成电路制造工序。例如，工艺室36、38、40、41可以包括物理气相沉积(PVD)室、离子化金属等离子体物理气相沉积(IMP PVD)室、化学气相沉积(CVD)室、快速热处理(RTP)室和消反射膜(ARC，anti-reflective coating)室，等。图3示出晶片处理系统35的溅射型物理气相沉积(PVD)工艺室36的示意性剖视图。这种PVD工艺室36的一个实例是美国加利福尼亚州圣克拉拉市的应用材料有限公司的商用IMP VECTRATM室。PVD室36与气体源104、泵系统106和靶电源108。PVD室36中有靶110、位于可垂直移动的基座(pedestal)112上的衬底120，以及包含反应区118的罩114。升降机构(lift mechanism)116与基座112耦合，以相对于靶110定位基座112。气体源104将一种或多种工艺气体供给PVD室36。所述一种或多种工艺气体可以包括诸如氮(N2)、氦(He)、氖(Ne)、氩(Ar)或一些其它惰性气体。泵系统106控制PVD室36中的压力。所述一种或多种工艺气体还包括诸如氮(N2)或氧(O2)的反应物。所述反应物能够与来自靶110的溅射的并且离子本文档来自技高网...

【技术保护点】
一种薄膜沉积方法，包括：将具有高高宽比部件的衬底放置在沉积室中；向所述沉积室提供气体混合物，其中所述气体混合物包括一种或多种工艺气体和一种或多种蚀刻物质；以及在所述衬底上沉积材料层，其中所述气体混合物中的所述蚀刻物质 选择性地去除邻近所述高高宽比部件沉积的所述材料层的部分。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：LY陈，DA卡尔，I拜恩格拉斯，
申请(专利权)人：应用材料有限公司，
类型：发明
国别省市：US[美国]