描述了一种沉积系统（１００）及其操作方法，该沉积系统和方法用于利用高密度等离子体在大高宽比特征结构中沉积保形金属或其他具有类似响应性的涂覆材料膜。沉积系统包括分别用于形成等离子体和将金属蒸气引入到沉积系统（１００）的等离子体源（１２０）和分布式金属源（１３０）。沉积系统被配置为形成具有某一等离子体密度的等离子体并生成具有某一金属密度的金属蒸气，其中衬底附近的金属密度对等离子体密度的比值小于或等于１。该比值应当至少存在于距离衬底（１１４）的表面为大约２０％的衬底直径的距离内。希望获得在所述衬底的整个表面基本具有±２５％的均匀性的比值。该比值对于超过１０↑［１２］ｃｍ↑［－３］的等离子体密度尤其有效，并且对于在具有纳米量级特征结构的衬底上沉积膜的应用尤其有效，其中最大膜厚小于特征结构宽度的一半，例如为特征结构宽度的２０％。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及用于薄膜沉积的方法和装置，更具体而言，本专利技术涉及用于在衬底上的大高宽比特征结构中的保形薄膜沉积的方法和装置。
技术介绍
在用于集成电路(IC)的层间和层内连线的半导体衬底上的大高宽比(HAR)过孔和接触以及沟槽的金属化中，阻挡层和晶种层的沉积一般要求具有足够的侧壁和底部覆盖度以产生所需的阻挡或晶种性质。例如，通常希望使阻挡层尽可能地薄，以便使其电阻最小化；然而，一定不能牺牲其阻挡性质。另外，例如，阻挡层必须是保形的和连续的而不能有空洞，以便防止晶种层材料扩散到介电层和其他层中，以防止可靠性问题。当薄膜的最大和最小厚度之间的差在某个可接受的工艺限度内时，该薄膜是保形的。当最大和最小膜厚之间的比值较小时，保形性较好。对于HAR特征结构的金属化，离子化物理气相沉积(iPVD)已用在半导体处理中，并且其已被考虑扩展到亚微米技术。离子化PVD提供了在过孔和沟槽结构中良好的侧壁和底部覆盖度；然而，随着几何尺寸的收缩和过孔尺寸低于约100纳米，沉积需求变得更加严格。即使特征结构开口(或顶部)处的小悬臂(overhang)也被认为是对足够的特征结构覆盖度的严重威胁。此外，悬臂的产生也被认为对特征结构的形状敏感，并且该效应对工艺的总产率有影响。通常，互连制作中薄层的保形沉积利用当前的传统处理变得非常困难的，因而，产生了非常差的阶梯覆盖度，阶梯覆盖度有时被定量地定义为特征结构侧壁覆盖厚度对特征结构在其下延伸的衬底开阔区域或水平表面中的覆盖厚度的比值，该比值越高(接近1)，就越好。例如，金属层(用作粘附、阻挡和/或晶种层)的物理气相沉积(PVD)(如溅射)需要在沟槽和/或接触过孔的所有表面上有至少约5nm(纳米)的覆盖，从而在大高宽比特征结构中进行的金属PVD需要更多的沉积在衬底顶面上，以产生过孔底部的充分覆盖。用于双镶嵌方案的典型的现有技术沟槽和接触结构需要在衬底20的水平平坦开阔区域27上有约50nm的PVD金属膜21，如图12A所示，以便使5nm的金属24到达接触过孔23的底部和侧壁。由于PVD技术的方向性，沉积趋向于更快地积累在沟槽和/或过孔的上部拐角25处(与底部26相比)。作为沉积材料快速建立在结构的上表面上的结果(其占据了大部分的导线宽度)，这些建立的拐角随后遮住了对特征结构的下部的沉积。在采用iPVD的当前IC互连技术中(见Rossnagel，“Directional andiPVD for microelectronics applications”，J.Vac.Sci.Technol.B16(5)，2585-2608，1998)，若干种方法已包括顺序或原位沉积和蚀刻工艺以消除悬臂(见美国专利No.6,100,200，4,999,096，和6,274,008以及美国专利申请2003/0034244)。然而，专利技术人观察到，传统的工艺条件仍然导致了某些不希望出现的效果，其可以包括悬臂和过孔的封闭、金属层的不连续性、低沉积速率和产量限制。在某些方法中，可能需要独立的沉积和蚀刻系统，这涉及衬底转移问题，由于未受保护的内部线圈而可能发生污染，并且不均匀的等离子体生成和随之而来的不均匀的蚀刻仅仅只是当前实践所面临的一些额外问题。而且，专利技术人还观察到，只考虑衬底表面处的重溅射效应没有完全防止悬臂的建立。用于过孔和沟槽的金属化的其他技术例如包括开发用于某些金属和金属氮化物的化学气相沉积(CVD)工艺，相比于PVD工艺，CVD工艺可以表现出改进的阶梯覆盖度，然而，即使是CVD工艺也趋向于在双镶嵌接触过孔的底部沉积比结构的上表面和侧壁少得多的材料。因而，尽管在某种程度上相对于PVD有了改进，但是双镶嵌结构的CVD阶梯覆盖在大多数当前已知的低温CVD技术下仍然是不平坦的。提出用于金属互连的保形覆盖的更新的方法包括原子层沉积(ALD)(见美国专利No.6,699,783)。通常，ALD包括交替的反应物阶段循环，其中每个阶段都有自限制效应。然而，ALD工艺有前驱体在高压和室温下的可用性的问题。总的来说，专利技术人观察到，当前的金属化技术不能消除特征结构的悬臂，因此，最终将不能提供足够的HAR特征结构的覆盖度以用于日益先进的IC。
技术实现思路
本专利技术的一个目的是减少或消除上述问题中的任何一个或全部。本专利技术的另一个目的是提供一种沉积材料的方法以改进大高宽比(HAR)特征结构内的覆盖特性。根据本专利技术的原理，描述了一种用于在衬底上的大高宽比特征结构中形成薄膜的沉积系统，包括处理室；耦合到处理室并且被配置为支撑衬底的衬底夹持器；耦合到处理室并且被配置为在处理室内形成等离子体的等离子体源；以及耦合到处理室并且被配置为将金属引入到处理室的金属源，其中等离子体源和金属源被配置为在衬底上方产生小于1的金属密度和等离子体密度之间的比值。根据本专利技术的另一个方面，一种在衬底上的大高宽比特征结构中沉积薄金属膜的方法包括在沉积系统中的衬底夹持器上放置衬底；利用等离子体源在沉积系统内形成具有某一等离子体密度的等离子体；利用金属源在沉积系统内引入具有某一金属密度的金属；在衬底上方建立金属密度对等离子体密度的比值，所述比值约等于或小于1；以及在衬底上的特征结构内执行保形沉积。尽管本专利技术主要针对金属的沉积，但是应当预期到，其可以应用于其他涂覆材料的膜沉积，这些其他涂覆材料的性能有利地响应于本专利技术的原理。例如，可以相信，本专利技术尤其可用于金属的电离电势小于背景处理气体的电离电势的情况下的金属沉积。因此，电离电势小于背景气体的电离电势的涂覆材料应当受益于本专利技术的原理的应用。在处理气体例如是氩的情况下，可以预料到电离电势小于氩的电离电势的涂覆材料尤其将受益于本专利技术。利用具有较高电离电势的背景气体应当能够将本专利技术扩展到更多材料。本专利技术到其他材料的扩展可以分析地或经验地确定。附图说明在附图中图1示出了根据本专利技术实施例的沉积系统的示意图；图2图示了与衬底的上表面平行的坐标系统；图3A示出了根据本专利技术另一个实施例的沉积系统的示意图；图3B图示了在图3A中所示的沉积系统的顶视图；图4示出了根据本专利技术另一个实施例的沉积系统的示意图；图5示出了根据本专利技术另一个实施例的沉积系统的示意图；图6表示根据本专利技术实施例的用于在大高宽比特征结构中执行金属的保形沉积的方法；图7表示在高密度等离子体中金属和背景气体离子的示例性离子化比例；图8A图示了从特征结构的内部点处的视角；图8B表示高宽比为2.25的三维特征结构内部的金属的归一化中性粒子通量的示例性表面图；图8C表示高宽比为8的三维特征结构内部的金属的归一化中性粒子通量的示例性表面图；图9A提供了在平面内的离子激励的纳米量级沉积中对沉积速率和覆盖度有贡献的沉积机制和工艺的示意性图示；图9B提供了在特征结构内的离子激励的纳米量级沉积中对沉积速率和覆盖度有贡献的沉积机制和工艺的示意性图示；图10A表示在第一工艺条件下特征结构的侧壁比底部的覆盖度和特征结构的底部比开阔区的覆盖度；图10B表示在第二工艺条件下特征结构的侧壁比底部的覆盖度和特征结构的底部比开阔区的覆盖度；图10C表示在第三工艺条件下特征结构的侧壁比底部的覆盖度和特征结构的底部比开阔区的覆盖度；图10D表示在第四工艺条件下特征结构的侧壁比底部的覆盖度和特征结构的底部比开阔本文档来自技高网...
【技术保护点】
一种用于在衬底上的大高宽比特征结构中形成薄膜的沉积系统，包括：处理室；耦合到所述处理室并且被配置为支撑所述衬底的衬底夹持器；耦合到所述处理室并且被配置为在所述处理室内形成等离子体的等离子体源；以及耦合到所述处 理室并且被配置为将金属引入到所述处理室的金属源，其中所述等离子体源和所述金属源被配置为在所述衬底上方产生小于１的金属密度和等离子体密度之间的比值。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：乔则夫布卡，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。