沉积方法、层间介质层及半导体器件技术

本申请公开了一种沉积方法、层间介质层及半导体器件。其中，该沉积方法包括将半导体基体置于沉积室中的静电卡盘上；打开射频源以对沉积室进行加热升温；将静电卡盘接地，以使半导体基体形成放电回路；向沉积室中通入待反应气体，以在半导体基体沉积形成薄膜。该沉积方法通过打开射频源以对沉积室进行加热升温，然后将静电卡盘接地以使半导体基体形成放电回路，使得加热升温过程中累积在半导体基体上的电荷得以导出，从而减少了薄膜沉积过程中累积在半导体基体上的电荷，并减少了薄膜沉积过程中产生的等离子损伤，进而提高了半导体器件的耐击穿性能，并提高了器件的可靠性。

【技术实现步骤摘要】

本申请涉及半导体集成电路的
，具体而言，涉及一种沉积方法、层间介质层及半导体器件。
技术介绍
在半导体器件的制作过程中，通常需要在半导体基体上沉积薄膜以形成所需的器件，例如在半导体基体上沉积金属薄膜作为互连金属层，再例如在半导体基体上沉积介质薄膜(例如SiN薄膜)作为层间介质层等。为了提高所沉积薄膜的结构致密性，在薄膜的沉积方法中通常将等离子体工艺和化学气相沉积工艺结合，例如采用等离子增强化学气相沉积工艺(PECVD)或高密度等离子体化学气相沉积工艺(HDPCVD)沉积薄膜。现有薄膜的沉积方法包括以下步骤:将半导体基体置于沉积室中的静电卡盘上；向沉积室通入待反应气体，打开射频源，并采用低射频功率加热待反应气体；采用高射频功率电离待反应气体以形成等离子体，并在半导体基体上沉积形成薄膜。作为一种典型示例，上述射频源包括位于沉积室上方的第一射频源和位于沉积室侧面的第二射频源。在加热待反应气体的步骤中，第一射频源的功率为3000W，第二射频源的功率为4000W。然而，上述沉积方法中等离子体产生的电荷会累积在半导体基体上，且电荷会传导至半导体基体中的栅极上，从而在栅极下方的栅氧化层中形成漏电流。当积累的电荷超过一定数量时，这种漏电流会损伤栅氧化层，从而降低了半导体器件的耐击穿性能，例如与时间有关的介电击穿(TDDB)。通常将这种情况称为等离子损伤(PID)，又称为天线效应(PAE)。针对上述问题，目前还没有有效的解决方法。
技术实现思路
本申请旨在提供一种沉积方法、层间介质层及半导体器件，以减少薄膜沉积过程中产生的等离子损伤，进而提高半导体器件的耐击穿性能。为了实现上述目的，本申请提供了一种沉积方法，该沉积方法包括:将半导体基体置于沉积室中的静电卡盘上；打开射频源以对沉积室进行加热升温；将静电卡盘接地，以使半导体基体形成放电回路；向沉积室中通入待反应气体，以在半导体基体沉积形成薄膜。进一步地，上述沉积方法中，射频源包括位于沉积室上方的第一射频源和位于沉积室侧面的第二射频源；加热升温的步骤中，第一射频源的功率为1800?2200W，第二射频源的功率为2700?3300W。进一步地，上述沉积方法中，将静电卡盘接地的步骤中，第一射频源的功率为O?800W，第二射频源的功率为O?1000W。进一步地，上述沉积方法中，静电卡盘接地的步骤的时间为I?10s。进一步地，上述沉积方法中，沉积方法为高密度等离子体化学气相沉积。进一步地，上述沉积方法中，在半导体基体上沉积形成薄膜的步骤包括:在半导体基体上沉积形成衬垫薄膜；在衬底薄膜上沉积形成主薄膜。进一步地，上述沉积方法中，薄膜为介电薄膜。本申请还提供了一种层间介质层，其中，层间介质层由本申请上述的沉积方法制作而成。本申请还提供了一种半导体器件，包括半导体基体和位于半导体基体上的层间介质层，其中，层间介质层由本申请上述的沉积方法制作而成。应用本申请的技术方案，通过打开射频源以对沉积室进行加热升温，然后将静电卡盘接地以使半导体基体形成放电回路，使得加热升温过程中累积在半导体基体上的电荷得以导出，从而减少了薄膜沉积过程中累积在半导体基体上的电荷，并减少了薄膜沉积过程中产生的等离子损伤，进而提高了半导体器件的耐击穿性能，并提高了器件的可靠性。进一步地，由于加热升温步骤中采用相对现有技术更低的射频功率，从而避免了采用高射频功率进行加热升温步骤中直接产生的击穿损伤或产生大量累积电荷，进而进一步减少了薄膜沉积过程中累积在半导体基体上的电荷。【附图说明】构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中:图1示出了本申请实施方式所提供的沉积方法的流程示意图；图2示出了本申请对比例I得到的器件表面上的电荷分布图；图3示出了本申请实施例1得到的器件表面上的电荷分布图；以及图4示出了本申请实施例1至4和对比例I得到器件的时间相关介质击穿时间的韦伯分布曲线。【具体实施方式】需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。需要注意的是，这里所使用的术语仅是为了描述【具体实施方式】，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。正如
技术介绍
中所介绍的，薄膜沉积过程中等离子体会产生等离子损伤，从而降低半导体器件的耐击穿性能。本申请的专利技术人针对上述问题进行研究，提出了一种沉积方法。该沉积方法用于在半导体基体上形成薄膜，如图1所示，该沉积方法包括:将半导体基体置于沉积室中的静电卡盘上；打开射频源以对沉积室进行加热升温；将静电卡盘接地，以使半导体基体形成放电回路；向沉积室中通入待反应气体，以在半导体基体沉积形成薄膜。上述沉积方法通过打开射频源以对沉积室进行加热升温，然后将静电卡盘接地以使半导体基体形成放电回路，使得加热升温过程中累积在半导体基体上的电荷得以导出，从而减少了薄膜沉积过程中累积在半导体基体上的电荷，并减少了薄膜沉积过程中产生的等离子损伤，进而提高了半导体器件的耐击穿性能，并提高了器件的可靠性。进一步地，由于加热升温步骤中采用相对现有技术更低的射频功率，从而避免了采用高射频功率进行加热升温步骤中直接产生的击穿损伤或产生大量累积电荷，进而进一步减少了薄膜沉积过程中累积在半导体基体上的电荷。上述沉积方法采用等离子体和化学气相沉积相结合的工艺，例如等离子增强化学气相沉积或高密度等离子体化学气相沉积等。为了进一步提高沉积薄膜的结构均匀性及覆盖能力，在一种优选的实施方式中，上述沉积方法为高密度等离子体化学气相沉积。采用该沉积方法形成的薄膜可以为介电薄膜，例如Si02薄膜。当然，也可以用该沉积方法形成其他薄膜，例如用作互连金属层的金属薄膜等。上述沉积方法可以采用本领域常见的沉积设备进行。不同的设备可以具有不同的结构，但并不影响该沉积方法的实施。在一种优选的实施方式中，所采用的沉积设备中射频源包括位于沉积室上方的第一射频源和位于沉积室侧面的第二射频源。此时，沉积室中受射频激发形成的等离子体更加均匀。作为示例，以下操作步骤中射频源均采用此优选实施方式。在加热待反应气体的步骤中，采用低射频功率加热待反应气体。在一种优选的实施方式中，第一射频源的功率为1800?2200W，第二射频源的功率为2700?3300W。相比现有技术，此优选实施方式降低了加热待反应气体的步骤中射频源的功率，以进一步减少累积在半导体基体上的电荷，并进一步减少薄膜沉积过程中产生的等离子损伤。加热升温的时间和温度可以根据所沉积本文档来自技高网...

【技术保护点】
一种沉积方法，其特征在于，所述沉积方法包括以下步骤：将半导体基体置于沉积室中的静电卡盘上；打开射频源对所述沉积室进行加热升温；将所述静电卡盘接地，以使所述半导体基体形成放电回路；向所述沉积室中通入待反应气体，以在所述半导体基体上沉积形成所述薄膜。

【技术特征摘要】

【专利技术属性】
技术研发人员：林东，张玉，宁振佳，单伟中，曹涯路，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31