一种位线地址选择电路及包含该电路的非易失性存储器制造技术

本发明专利技术提供一种位线地址选择电路及包含该电路的非易失性存储器，所述位线地址选择电路包括比较放大器，还包括第一组位线地址选择器和第二组位线地址选择器，所述第一组位线地址选择器与所述非易失性存储器的第一存储体连接，所述第二组位线地址选择器与所述非易失性存储器的第二存储体连接，每组位线地址选择器分别包括两个位线地址选择器，两个所述位线地址选择器之一的输入端与所述比较放大器的同相输入端相连，两个所述位线地址选择器的另一个的输入端与所述比较放大器的反相输入端相连。本发明专利技术的位线地址选择电路取消了Bank的选择级，优选了电路；并且节约了选择Bank级所用的时间，位线预充电的速度得到明显的改善。

【技术实现步骤摘要】
一种位线地址选择电路及包含该电路的非易失性存储器
本专利技术涉及存储器领域，具体而言涉及一种位线地址选择电路及包含该电路的非易失性存储器。
技术介绍
现在，高速Flash已经成为客户消费需求的方向。Flash等非易失性存储器(NVM)的数据读取时间通常由四部分组成：地址译码、位线预充电、cell(位元)电流信号放大、数据比较并输出。其中，地址译码和数据比较并输出所用的时间占整体读取时间的比重较小，cell电流信号放大所用的时间受工艺的影响比较大，可进行优化的空间有限。因此，高速Flash的数据读取时间中，优化位线预充电的速度是很重要的一部分。目前高速Flash的设计中，通常采用双Bank(存储体)的设计方法，读取其中一个Bank的地址时，另一个Bank作为参考存储体，这是一种有效抵消噪声干扰的设计方法。这种基于双Bank的设计，YMUX(位线地址选择器)采用多级设计，需要有一级专门用于选择哪个Bank是有效的，而YMUX的级数越多，则位线预充电的速度越慢。通常，位线预充电所用的时间占到整体数据读取时间的1/3～1/2左右。因此，为了解决上述问题，有必要提出一种新型的位线地址选择电路及包含该电路的非易失性存储器，以提高数据读取速度。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了克服目前存在的问题，本专利技术一方面提供一种用于具有双存储体的非易失性存储器的位线地址选择电路，包括比较放大器，还包括至少第一组位线地址选择器和至少第二组位线地址选择器，所述第一组位线地址选择器与所述非易失性存储器的第一存储体连接，所述第二组位线地址选择器与所述非易失性存储器的第二存储体连接，每组位线地址选择器分别包括两个位线地址选择器，两个所述位线地址选择器之一的输入端与所述比较放大器的同相输入端相连，两个所述位线地址选择器的另一个的输入端与所述比较放大器的反相输入端相连。进一步地，所述第一组位线地址选择器包括第一位线地址选择器和第二位线地址选择器，所述第二组位线地址选择器包括第三位线地址选择器和第四位线地址选择器，其中，所述第一位线地址选择器和所述第四位线地址选择器与所述比较放大器的同相输入端相连，所述第二位线地址选择器和所述第三位线地址选择器与所述比较放大器的反相输入端相连，其中，所述第一位线地址选择器和所述第三位线地址选择器连接第一使能信号，所述第二位线地址选择器和所述第四位线地址选择器连接第二使能信号。进一步地，所述第一使能信号和所述第二使能信号之一有效。进一步地，当所述第一使能信号有效时，所述第一存储体有效时，所述第二存储体无效；当所述第二使能信号有效时，所述第二存储体有效时，所述第一存储体无效。进一步地，所述位线地址选择电路还包括位线预充电模块，其中所述第一位线地址选择器、第二位线地址选择器、第三位线地址选择器和第四位线地址选择器均连接至所述位线预充电模块。进一步地，所述比较放大器的同相输入端连接至参考电流信号。进一步地，所述位线地址选择电路还包括缓冲器，所述缓冲器的输入端连接至所述比较放大器的输出端。在本专利技术的一个实施例中，所述第一位线地址选择器包括第一PMOS管，所述第二位线地址选择器包括第二PMOS管，所述第三位线地址选择器包括第三PMOS管以及所述第四位线地址选择器包括第四PMOS管，其中：所述第一PMOS管的源极连接所述比较放大器的同相输入端，所述第二PMOS管的源极连接所述比较放大器的反相输入端，所述第一PMOS管和所述第二PMOS管的栅极分别连接所述第一使能信号和所述第二使能信号，漏极均连接所述第一存储体；所述第三PMOS管的源极连接所述比较放大器的反相输入端，所述第四PMOS管的源极连接所述比较放大器的同相输入端，所述第三PMOS管和所述第四PMOS管的栅极分别连接所述第一使能信号和所述第二使能信号，漏极均连接所述第二存储体。进一步地，所述第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管的源极均连接至所述位线预充电模块。根据本专利技术的另一方面还提供了一种具有双存储体的非易失性存储器，其包括如上述之一所述的位线地址选择电路。本专利技术的位线地址选择电路取消了位线地址选择器YMUX中对Bank的选择级，由位线地址译码选择级完成原来两级串联完成的功能，优选了电路；并且节约了选择Bank级所用的时间，位线预充电的速度得到明显的改善。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1示出了用于目前的非易失性存储器的位线地址选择电路的示意性电路图；图2示出了图1中的位线地址选择电路在BankA有效时的工作原理图；图3示出了图1中的位线地址选择电路在BankB有效时的工作原理图；图4示出了根据本专利技术的一个实施例的、用于非易失性存储器的位线地址选择电路的示意性电路图；图5示出了图4中的位线地址选择电路在BankA有效时的工作原理示意图；以及图6示出了图4中的位线地址选择电路在BankB有效时的工作原理示意图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应本文档来自技高网...

【技术保护点】
一种用于具有至少双存储体的非易失性存储器的位线地址选择电路，包括比较放大器，其特征在于，还包括至少第一组位线地址选择器和至少第二组位线地址选择器，所述第一组位线地址选择器与所述非易失性存储器的第一存储体连接，所述第二组位线地址选择器与所述非易失性存储器的第二存储体连接，每组位线地址选择器分别包括两个位线地址选择器，两个所述位线地址选择器之一的输入端与所述比较放大器的同相输入端相连，两个所述位线地址选择器的另一个的输入端与所述比较放大器的反相输入端相连。

【技术特征摘要】
1.一种用于具有至少双存储体的非易失性存储器的位线地址选择电路，包括比较放大器，其特征在于，还包括至少第一组位线地址选择器和至少第二组位线地址选择器，所述第一组位线地址选择器与所述非易失性存储器的第一存储体连接，所述第二组位线地址选择器与所述非易失性存储器的第二存储体连接，每组位线地址选择器分别包括两个位线地址选择器，两个所述位线地址选择器之一的输入端与所述比较放大器的同相输入端相连，两个所述位线地址选择器的另一个的输入端与所述比较放大器的反相输入端相连。2.如权利要求1所述的位线地址选择电路，其特征在于，所述第一组位线地址选择器包括第一位线地址选择器和第二位线地址选择器，所述第二组位线地址选择器包括第三位线地址选择器和第四位线地址选择器，其中，所述第一位线地址选择器和所述第四位线地址选择器与所述比较放大器的同相输入端相连，所述第二位线地址选择器和所述第三位线地址选择器与所述比较放大器的反相输入端相连，其中，所述第一位线地址选择器和所述第三位线地址选择器连接第一使能信号，所述第二位线地址选择器和所述第四位线地址选择器连接第二使能信号。3.如权利要求2所述的位线地址选择电路，其特征在于，所述第一使能信号和所述第二使能信号之一有效。4.如权利要求3所述的位线地址选择电路，其特征在于，当所述第一使能信号有效时，所述第一存储体有效时，所述第二存储体无效；当所述第二使能信号有效时，所述第二存储体有效时，所述第一存储体无效。5.如权利要求2所述的位线地址选择电路，其特征在于，所述位线地址选择电路...

【专利技术属性】
技术研发人员：王韬，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31