算术电路及半导体器件制造技术

一种半导体器件可以包括输入控制电路、第一操作控制电路、算术电路以及第二操作控制电路。输入控制电路可以基于外部控制信号来产生读取信号、读取地址、写入信号和写入地址。第一操作控制电路可以控制第一单元阵列，使得储存在第一单元阵列中的第一读取数据和第二读取数据基于读取信号和读取地址来输出。算术电路可以基于第一读取数据和第二读取数据来执行预定算术操作以产生第一写入数据和第二写入数据。第二操作控制电路可以控制第二单元阵列，使得第一写入数据和第二写入数据基于写入信号和写入地址来储存至第二单元阵列中。

【技术实现步骤摘要】
算术电路及半导体器件相关申请的交叉引用本申请要求2016年11月11日提交的申请号为10-2016-0150498的韩国专利申请的优先权，其通过引用整体合并于此。
本公开的实施例总体而言可以涉及半导体器件，更具体地，涉及半导体器件和算术电路。
技术介绍
每个半导体系统可以包括用于储存数据的半导体器件和用于控制半导体器件的操作的控制器。在控制器从半导体器件接收数据以执行操作(例如，用于特定功能的算术逻辑运算)之后，控制器可以将数据施加到半导体器件。
技术实现思路
根据一个实施例，可以提供一种半导体器件。该半导体可以包括输入控制电路、第一操作控制电路、算术电路以及第二操作控制电路。输入控制电路可以被配置成基于外部控制信号来产生读取信号、读取地址、写入信号和写入地址。第一操作控制电路可以被配置成控制第一单元阵列，使得储存在第一单元阵列中的第一读取数据和第二读取数据基于读取信号和读取地址来输出。算术电路可以被配置成基于第一读取数据和第二读取数据来执行预定算术操作以产生第一写入数据和第二写入数据。第二操作控制电路可以被配置成控制第二单元阵列，使得第一写入数据和第二写入数据可以基于写入信号和写入地址来储存至第二单元阵列中。根据一个实施例，一种半导体器件可以包括输入控制电路、第一操作控制电路、算术电路以及第二操作控制电路。输入控制电路可以被配置成基于外部控制信号来产生读取信号、读取地址、写入信号以及写入地址；第一操作控制电路可以被配置成控制第一单元阵列，使得储存在第一单元阵列中的第一读取数据可以基于读取信号和读取地址来输出。算术电路可以被配置成基于第一读取数据和第二读取数据来执行预定算术操作以产生第一写入数据和第二写入数据。第二操作控制电路可以被配置成控制第二单元阵列，使得第一写入数据和第二写入数据可以基于写入信号和写入地址来储存在第二单元阵列中。根据一个实施例，一种半导体器件可以包括输入控制电路、算术电路以及第一操作控制电路。输入控制电路可以被配置成基于外部控制信号和模式信号来产生第一读取信号、第一读取地址、第二读取信号、第二读取地址、第一写入信号、第一写入地址、第二写入信号以及第二写入地址。算术电路可以被配置成如果模式信号具有第一逻辑电平，则基于第一读取数据来执行预定算术操作以产生第一写入数据。算术电路可以被配置成如果模式信号具有第二逻辑电平，则基于第二读取数据来执行预定算术操作以产生第二写入数据。第一操作控制电路可以被配置成控制第一单元阵列，使得如果模式信号具有第一逻辑电平，则储存在第一单元阵列中的第一读取数据基于第一读取信号和第一读取地址来输出。第一操作控制电路可以被配置成控制第一单元阵列，使得如果模式信号具有第二逻辑电平，则第二写入数据可以基于第二写入信号和第二写入地址来储存至第一单元阵列中。附图说明图1是图示根据一个实施例的半导体器件的配置的示例代表的框图。图2是图示图1的半导体器件中所包括的输入控制电路的示例的配置的示例代表的框图。图3是图示图1的半导体器件中所包括的算术电路的示例的配置的示例代表的框图。图4是图示图1中所示的半导体器件的操作的示例代表的时序图。图5是图示根据一个实施例的半导体器件的配置的示例代表的框图。图6是图示根据一个实施例的半导体器件的配置的示例代表的框图。图7是图示采用关于图1、图5和图6所图示或讨论的半导体器件中的至少一种的电子系统的配置的示例代表的框图。具体实施方式在下文中将参照附图来描述本公开的各种实施例。然而，本文中所描述的实施例仅用于说明的目的，而非意在限制本公开的范围。各种实施例可以针对包括算术电路的半导体器件。参见图1，根据一个实施例的半导体器件可以包括输入控制电路11、第一操作控制电路12、第一单元阵列13、算术电路14、第二操作控制电路15以及第二单元阵列16。输入控制电路11可以响应于命令CMD和地址ADD来产生读取信号RDS、读取地址RADD、写入信号WTS、写入地址WADD和算术控制信号AR_CNT<1:M>。在一些实施例中，命令CMD和地址ADD可以经由同一信号线来传输。命令CMD和地址ADD中的每个可以根据实施例而为包括多个比特位的信号。输入控制电路11可以将命令CMD解码以产生读取信号RDS和写入信号WTS。读取信号RDS可以被使能以执行第一单元阵列13的读取操作。写入信号WTS可以被使能以执行第二单元阵列16的写入操作。输入控制电路11可以将地址ADD解码以产生读取地址RADD和写入地址WADD。读取地址RADD可以根据实施例而包括多个比特位。第一单元阵列13中所包括的单元之中的至少一个单元可以根据读取地址RADD中所包括的比特位的逻辑电平组合而被选中，且当读取信号RDS被使能时，第一单元阵列13的选中单元的数据可以被读出。写入地址WADD可以根据实施例而包括多个比特位。第二单元阵列16中所包括的单元中的至少一个单元可以根据写入地址WADD中所包括的比特位的逻辑电平组合而被选中，且当写入信号WTS被使能时，数据可以被储存至第二单元阵列16的选中单元中。在一些实施例中，算术控制信号AR_CNT<1:M>可以从外部器件来提供，或者可以在半导体器件中产生。算术控制信号AR_CNT<1:M>可以根据实施例而从经由命令CMD和地址ADD中的至少一个输入的信号来产生。稍后将参照图2来描述输入控制电路11的配置和操作。第一操作控制电路12可以响应于读取信号RDS和读取地址RADD来控制第一单元阵列13的读取操作。第一操作控制电路12可以控制第一单元阵列13，使得当读取信号RDS被使能时，储存在第一单元阵列13的由读取地址RADD选中的单元中的数据被输出为第一读取数据RDATA1和第二读取数据RDATA2。算术电路14可以响应于算术控制信号AR_CNT<1:M>来从第一读取数据RDATA1和第二读取数据RDATA2产生第一写入数据WDATA1和第二写入数据WDATA2。算术电路14可以接收第一读取数据RDATA1和第二读取数据RDATA2来执行各种操作以及产生第一写入数据WDATA1和第二写入数据WDATA2，以便执行由算术控制信号AR_CNT<1:M>设置的算术操作。由算术控制信号AR_CNT<1:M>设置的算术运算可以根据实施例而被设置为不同。算术操作可以包括：例如但不限于，加法运算、乘法运算、减法运算、逻辑与运算、逻辑或运算、异或逻辑运算、反相操作、移位操作和错误校正操作。算术控制信号AR_CNT<1:M>中所包括的比特位的数量“M”可以根据实施例而被设置为不同。第二操作控制电路15可以响应于写入信号WTS和写入地址WADD来控制第二单元阵列16的写入操作。第二操作控制电路15可以控制第二单元阵列16，使得当写入信号WTS被使能时，第一写入数据WDATA1和第二写入数据WDATA2被储存在第二单元阵列16的由写入地址WADD选中的单元中。参见图2，输入控制电路11可以包括命令解码器111、读取信号发生电路112、算术控制信号发生电路113、延迟信号发生电本文档来自技高网...

【技术保护点】
一种半导体器件，包括：输入控制电路，被配置成基于外部控制信号来产生读取信号、读取地址、写入信号和写入地址；第一操作控制电路，被配置成控制第一单元阵列，使得储存在第一单元阵列中的第一读取数据和第二读取数据基于读取信号和读取地址来输出；算术电路，被配置成基于第一读取数据和第二读取数据来执行预定算术操作以产生第一写入数据和第二写入数据；以及第二操作控制电路，被配置成控制第二单元阵列，使得第一写入数据和第二写入数据基于写入信号和写入地址来储存至第二单元阵列中。

【技术特征摘要】
2016.11.11 KR 10-2016-01504981.一种半导体器件，包括：输入控制电路，被配置成基于外部控制信号来产生读取信号、读取地址、写入信号和写入地址；第一操作控制电路，被配置成控制第一单元阵列，使得储存在第一单元阵列中的第一读取数据和第二读取数据基于读取信号和读取地址来输出；算术电路，被配置成基于第一读取数据和第二读取数据来执行预定算术操作以产生第一写入数据和第二写入数据；以及第二操作控制电路，被配置成控制第二单元阵列，使得第一写入数据和第二写入数据基于写入信号和写入地址来储存至第二单元阵列中。2.如权利要求1所述的半导体器件，其中，外部控制信号包括命令和地址中的至少一种。3.如权利要求1所述的半导体器件，其中，当第一单元阵列的读取操作被执行时，读取信号被使能；以及其中，读取地址具有用于选择包括在储存第一读取数据和第二读取数据的第一单元阵列中的单元的逻辑电平组合。4.如权利要求1所述的半导体器件，其中，当第二单元阵列的写入操作被执行时，写入信号被使能；以及其中，写入地址具有用于选择包括在储存第一写入数据和第二写入数据的第二单元阵列中的单元的逻辑电平组合。5.如权利要求1所述的半导体器件，其中，输入控制电路包括：命令解码器，被配置成将命令解码以产生内部命令；读取信号发生电路，被配置成基于内部命令来产生读取信号；延迟信号发生电路，被配置成基于内部命令来产生延迟信号；以及写入信号发生电路，被配置成基于延迟信号来产生写入信号。6.如权利要求5所述的半导体器件，其中，输入控制电路还包括：算术控制信号发生电路，被配置成基于外部控制信号来产生算术控制信号；以及地址发生电路，被配置成基于内部命令和延迟信号来从外部控制信号将地址解码以产生读取地址和写入地址，其中，延迟信号发生电路被配置成基于内部命令和算术控制信号来产生延迟信号。7.如权利要求5所述的半导体器件，其中，在第一单元阵列的读取操作被执行之后经过预定时间的时间点处，内部命令被使能以执行第二单元阵列的写入操作。8.如权利要求5所述的半导体器件，其中，输入控制电路还包括地址发生电路，所述地址发生电路被配置成基于内部命令和延迟信号来将地址解码以产生读取地址和写入地址。9.如权利要求8所述的半导体器件，其中，如果内部命令被使能，则地址发生电路将地址解码以产生读取地址；以及其中，如果延迟信号被使能，则地址发生电路将地址解码以产生写入地址。10.如权利要求5所述的半导体器件，其中，延迟信号发生电路将内部命令延迟由算术控制信号设定的延迟时间以产生延迟信号。11.如权利要求1所述的半导体器件，其中，输入控制电路基于外部控制信号来产生算术控制信号。12.如权利要求11所述的半导体器件，其中，由算术电路执行的预定算术操作根据算术控制信号的逻辑电平组合来确定。13.一种半导体器件，包括：输入控制电路，被配置成基于外部控制信号来产生读取信号、读取地址、写入信号以及写入地址；第一操作控制电路，被配置成控制第...

【专利技术属性】
技术研发人员：金昌铉，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR