低薄层电阻MEOL电阻器的方法与设计技术
Method and design of low thin resistance MEOL resistor
The integrated circuit structure (100) includes: a semiconductor substrate (102); a shallow groove isolation (STI) region (106) in a semiconductor substrate (102); one or more active devices formed on the semiconductor substrate (102); and a resistor array (138) having a plurality of resistors above the STI region (106); the electricity is described. The resistor array (138) includes a part of one or more interconnected contact layers (126136) for interconnecting to one or more active devices.
【技术实现步骤摘要】
【国外来华专利技术】低薄层电阻MEOL电阻器的方法与设计
本申请主要涉及电阻器，具体而言，涉及在半导体集成电路中使用的电阻器及其制造方法。
技术介绍
电阻器是可用于电子电路的无源电子元件。电阻器被用于为各种电路应用限制电流、调整信号电平、偏置有源元件或终止传输线。随着半导体技术的发展，电阻器已在集成电路中得到应用。集成电路的制造可以包括三个阶段：前段制程(front-end-of-line，FEOL)阶段、中段制程(middle-end-of-line，MEOL)阶段和后段制程(back-end-of-line，BEOL)阶段。FEOL阶段包括在半导体衬底上形成晶体管的源极区域和漏极区域。MEOL阶段可以包括形成晶体管的栅极区域和靠近半导体衬底的局部互连层(localinterconnectlayer)，以连接晶体管。BEOL阶段可以包括形成金属互连层，以连接集成电路的晶体管和其他器件。
技术实现思路
一种集成电路结构包括：半导体衬底；在半导体衬底中的浅沟槽隔离(STI)区域；在半导体衬底上形成的一个或多个有源器件；以及电阻器阵列，其具有设置在所述STI区域上方的多个电阻器；所述电阻器阵...
【技术保护点】
一种集成电路结构，其特征在于，包括：半导体衬底；在所述半导体衬底中的浅沟槽隔离“STI”区域；在所述半导体衬底上形成的一个或多个有源器件；以及电阻器阵列，其具有设置在所述STI区域上方的多个电阻器；其中所述电阻器阵列包括用于互连到所述一个或多个有源器件的一个或多个互连接触层的一部分。
【技术特征摘要】
【国外来华专利技术】2015.07.07 US 14/792,8471.一种集成电路结构，其特征在于，包括：半导体衬底；在所述半导体衬底中的浅沟槽隔离“STI”区域；在所述半导体衬底上形成的一个或多个有源器件；以及电阻器阵列，其具有设置在所述STI区域上方的多个电阻器；其中所述电阻器阵列包括用于互连到所述一个或多个有源器件的一个或多个互连接触层的一部分。2.根据权利要求1所述的集成电路结构，其特征在于，所述一个或多个互连接触层用于实施用于所述一个或多个有源器件的栅极区域。3.根据权利要求1所述的集成电路结构，其特征在于，还包括两个伪区域，所述STI区域位于所述两个伪区域之间。4.根据权利要求1所述的集成电路结构，其特征在于，所述电阻器阵列具有约100ohm/sq或更小的薄层电阻。5.根据权利要求1所述的集成电路结构，其特征在于，所述电阻器阵列由钨或钽制成。6.根据权利要求1所述的集成电路结构，其特征在于，所述电阻器阵列中的至少一个电阻器的长度是在0.1μm至3μm之间的任意数值，以及宽度是在0.01μm至0.1μm之间的任意数值。7.根据权利要求1所述的集成电路结构，其特征在于，所述电阻器阵列具有至少五个电阻器。8.根据权利要求1所述的集成电路结构，其特征在于，所述一个或多个互连...
【专利技术属性】
技术研发人员：N·庄，J·G·安，P·C·叶，C·W·张，
申请(专利权)人：赛灵思公司，
类型：发明
国别省市：美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。