使用多个金属层的转接板传输线制造技术

一种转接板包括传输线，其由多个金属层形成，所述金属层正交于由在其上安装转接板的基底的主表面形成的平面以堆栈安置。使用多个金属层以形成传输线导致每一个传输线具有至少等于传输线的宽度的高度或厚度。通过使用多个金属层，可以形成具有超过两倍或超过三倍传输线的宽度的高度或厚度的传输线。

Transfer line with multiple metal layers

A transfer board includes a transmission line, formed by a plurality of metal layers, and the metal layer is orthogonal to a plane formed by a main surface of the base of the adapter plate on which it is mounted. The use of multiple metal layers to form a transmission line results in the height or thickness of each transmission line at least equal to the width of the transmission line. By using multiple metal layers, a transmission line with a height or thickness of more than two times or more than three times the width of the transmission line can be formed.

【技术实现步骤摘要】
使用多个金属层的转接板传输线
技术介绍
为了提高处理效率、降低功耗并实现较小占用面积，处理系统可形成为三维(3D)集成电路(IC)。在此IC中，多个管芯可垂直地堆栈并且硅通孔(TSV)用于形成管芯之间的连接。因此，例如，一组存储器管芯可堆栈在逻辑管芯上方，其中逻辑管芯包括形成中央处理单元(CPU)或图形处理单元(GPU)的电路。以堆栈布置管芯会在实现处理系统的较小占用面积的同时以相对低的功率促进管芯之间的有效通信。然而，这种“全堆栈”布置可具有可负面地影响处理系统的性能的限制(例如，散热)。为了解决这些限制，一些处理系统使用3DIC架构，其中逻辑管芯相对于存储器管芯的堆栈而横向安置，其中逻辑管芯与存储器管芯的堆栈两者安装在转接板管芯的顶部上。转接板管芯包括一组传输线以将逻辑管芯的输入/输出(I/O)接口连接到存储器管芯。然而，为了维持充足的信号保真度，常规传输线设计可占据大量面积并不良地增大IC的占用面积。附图说明可较好地理解本公开，并且对于本领域的技术人员来说，通过参照附图，本公开的许多特征和优点将变得明显。相同附图标记在不同附图中的使用指示类似或相同项目。图1是根据一些实施方案的集成电路装置的框图，其中所述集成电路装置包括转接板，而转接板并有使用多个金属层的传输线。图2是根据一些实施方案的图1的传输线的横截面。图3是根据一些其它实施方案的图1的传输线的横截面。图4是根据又一些其它实施方案的图1的传输线的横截面。图5是根据一些实施方案的形成具有多个金属层的转接板的传输线的方法的流程图。具体实施方式图1到图5图示用于使用具有传输线的转接板的技术，所述传输线由多个金属层形成，所述金属层正交于由在其上安装转接板的基底的主表面形成的平面来以堆栈安置。使用多个金属层以形成传输线会导致每一个传输线具有至少等于传输线的宽度的高度或厚度。在一些实施方案中，通过使用多个金属层，可以形成具有超过两倍或超过三倍传输线的宽度的高度或厚度的传输线。传输线因此在维持相对小的占用面积的同时支持提高的信号保真度(包括针对相对高速的信号)。相比本文所述的技术，常规转接板设计使用由单个金属层形成的传输线。为了实现良好的信号保真度，常规设计增大单个金属层的宽度。宽度的增大需要转接板的宽度的相应增大，从而增大包括转接板的IC的总占用面积。图1图示根据一些实施方案的集成电路(IC)的框图，其中所述集成电路(IC)包括转接板，而转接板并有使用多个金属层的传输线。在所图示的实例中，IC包括逻辑管芯102、存储器管芯104、105和106、转接板110和基底115。逻辑管芯是根据任何已知集成电路制造技术而形成的集成电路管芯，并且并有共同构成逻辑装置的电路，例如，中央处理单元(CPU)、图形处理单元(GPU)、加速处理单元(APU)、数字信号处理器(DSP)等。出于描述的目的，假设逻辑管芯102是GPU。存储器管芯105到106是形成为构成一个或更多个存储器模块(例如，动态随机存取存储器(DRAM)模块)的集成电路管芯。在所图示的实例中，存储器管芯104到106以“堆栈管芯”布置形成并安装，其中存储器管芯105安装在存储器管芯104的顶部上，并且存储器管芯106安装在存储器管芯105的顶部上。存储器管芯104到106可根据任何IC管芯形成和堆栈过程来形成和堆栈。例如，在一些实施方案中，存储器管芯104到106形成在同一半导体晶片中并单体化。单体化的管芯接着堆栈并接合以形成堆栈的管芯布置。应了解，堆栈的管芯布置可包括比图1所图示的存储器管芯多或少的存储器管芯。存储器管芯104到106以其堆栈的管芯布置安装在转接板110上。此外，逻辑管芯102相对于堆栈的存储器管芯104到106而横向安装在转接板110上。通过相对于存储器管芯104到106横向安装逻辑管芯102，而不是以堆栈的管芯布置来安装，可减少错误，例如，因热堆积而产生的错误。在一些实施方案中，逻辑管芯102和存储器管芯104到106各自经由独立的各组微凸块(未示出)而安装在转接板110上。转接板110安装在封装基底115的主表面117上。在一些实施方案中，封装基底形成包封转接板110、逻辑管芯102以及存储器管芯104到106的堆栈的集成电路封装的至少一部分。在一些实施方案中，转接板110根据常规安装技术经由一系列焊料凸块(未示出)而安装在封装基底上。转接板110包括基底111和一组传输线120。基底111可由玻璃、硅、聚酰亚胺、FR-4或其它基底材料形成。所述一组传输线120如本文进一步描述由多个金属层形成，其中多个金属层正交于由主表面117限定的平面来堆栈。在一些实施方案中，逻辑管芯102和存储器管芯104到106安装在转接板110上，以使得所述一组传输线120形成用于电信令的传输的互连件。例如，在一些实施方案中，逻辑管芯102和存储器管芯104各自包括形成用于控制和数据信令的通信的相应物理(或PHY)层(未示出)的电路。因此，例如，所述一组传输线120可用于传达时钟信号、用于存储器访问请求(例如，读取和写入请求)的数据、指示存储器访问请求的类型的控制信息、存储器地址信息等。如下文关于图2到图4的实例进一步描述，传输线120中的至少一个以正交于由主表面117限定的平面以垂直堆栈布置的多个金属层形成，以使得传输线的高度(即，随着传输线水平地延伸，基底115与安装了逻辑管芯102的转接板110的顶部之间的传输线的厚度)大于传输线的宽度。这在维持转接板110的相对小的占用面积的同时在沿着传输线的传输期间实现提高的信号保真度。在一些实施方案中，所述一组传输线120的一个子集(出于描述的目的，称为“较高保真度子集”)由多个金属层形成，以使得所述子集中的每一个传输线具有大于其宽度的高度，而不同子集(出于描述的目的，称为“较低保真度子集”)由单个金属层形成，以使得所述子集中的每一个传输线具有等于或小于其宽度的高度。较高保真度子集可用于携载对错误较敏感的信号，例如，时钟信号，而较低保真度子集用于携载对错误较不敏感的信号，例如，控制信号。图2到图4图示根据一些实施方案的所述一组传输线120的不同实例拓扑。图2到图4中的每一个是沿着图1所图示的切割线125而截取的所述一组传输线120的横截面图。在图2的实例中，所述一组传输线120包括传输线201、202、203、204、205和206以及返回路径210和焊盘215。焊盘215是可用作用于安装例如逻辑管芯102或存储器管芯104等管芯的焊料或凸块焊盘的金属条或表面。传输线201到204中的每一个是通过堆栈被表示为M2、V23和M3的三个金属层而形成。M2和M3层是根据任何常规金属层形成过程而形成。在一些实施方案中，V23层是通孔层，以使得每一个传输线201到204的M2层和M3层通过常规通孔形成过程由对应通孔结合。在至少一些实施方案中，传输线201到204中的每一个的通孔层具有小于对应传输线的金属层M2和M3的宽度。因此，传输线201到204中的每一个具有“鳍片”结构，因此，传输线201到204中的每一个在顶部和底部处具有较大宽度，并且在其中央处具有较小宽度。因此，传输线204到206由三个金属层的垂直堆栈形成，所以传输线204到206中的每一个具有本文档来自技高网...

【技术保护点】
一种设备，其包括：转接板，其包括：基底，其平行于平面定向；以及多个传输线，所述多个传输线的第一传输线包括正交于所述平面以堆栈形成的第一多个金属层。

【技术特征摘要】
1.一种设备，其包括：转接板，其包括：基底，其平行于平面定向；以及多个传输线，所述多个传输线的第一传输线包括正交于所述平面以堆栈形成的第一多个金属层。2.根据权利要求1所述的设备，其中：所述堆栈被布置使得所述第一传输线的厚度大于所述第一传输线的宽度。3.根据权利要求2所述的设备，其中：所述第一传输线的所述厚度至少是所述第一传输线的所述宽度的两倍。4.根据权利要求3所述的设备，其中：所述第一传输线的所述厚度至少是所述第一传输线的所述宽度的三倍。5.根据权利要求1所述的设备，其中：所述多个传输线的第二传输线包括以垂直堆栈形成的第二多个金属层，所述第二传输线具有不同于所述第一传输线的宽度。6.根据权利要求5所述的设备，其中：所述多个传输线的第三传输线包括单个金属层。7.根据权利要求1所述的设备，其还包括：第二传输线，其横向于所述第一传输线横安置，其中所述第一传输线和所述第二传输线一同包括差分信令线。8.根据权利要求1所述的设备，其中：所述多个金属层中的至少一个层包括通孔层。9.根据权利要求1所述的设备，其中所述转接板还包括：返回路径，其包括多个金属层，所述返回路径在至少三侧上围绕所述第一传输线。10.根据权利要求9所述的设备，其中所述返回路径在四侧上围绕所述第一传输线。11.根据权利要求1所述的设备，其还包括：多个管芯，其以堆栈的管芯布置安装在所述转接板上。12.根据权利要求11所述的...

【专利技术属性】
技术研发人员：迪安·冈萨雷斯，朱利叶斯·E·丁，杰拉尔德·R·塔尔博特，约瑟夫·R·西格尔，马克·爱德华·弗兰科维奇，张奥科，
申请(专利权)人：超威半导体公司，ATI科技无限责任公司，
类型：发明
国别省市：美国,US