【技术实现步骤摘要】
【国外来华专利技术】
技术介绍
1、现代微处理器实施用于高通量的大量特征。一些此类特征包括具有高度并行的架构，以及在高速缓存中的插入数据与逐出数据匹配的情况下抑制行的修改。对此类特征的改进在不断进行。
技术实现思路
【技术保护点】
1.一种在高速缓存中用于抑制高速缓存行的修改的方法，所述方法包括：
2.根据权利要求1所述的方法，其中将所述第二数据存储在所述高速缓存的所述高速缓存行中导致逐出是基于容量逐出的。
3.根据权利要求1所述的方法，其中将所述第二数据存储在所述高速缓存的所述高速缓存行中导致逐出是基于一致性探测的。
4.根据权利要求1所述的方法，其中将所述第二数据存储在所述高速缓存的所述高速缓存行中导致逐出是基于显式刷新指令的。
5.根据权利要求1所述的方法，其中将所述第二数据存储在所述高速缓存的所述高速缓存行中导致逐出是基于微架构事件的。
6.根据权利要求5所述的方法，其中所述微架构事件包括所述高速缓存的功率管理清除。
7.根据权利要求1所述的方法，还包括将所述高速缓存行迁移到新的高速缓存级别。
8.根据权利要求1所述的方法，其中所述高速缓存是第2级高速缓存。
9.根据权利要求1所述的方法，还包括基于所述第一数据标记所述高速缓存行。
10.根据权利要求9所述的方法，其中所述高速缓存行的所述标记使
11.一种用于抑制高速缓存行的修改的系统，所述系统包括：
12.根据权利要求11所述的系统，其中将所述第二数据存储在所述高速缓存的所述高速缓存行中导致逐出是基于容量逐出的。
13.根据权利要求11所述的系统，其中将所述第二数据存储在所述高速缓存的所述高速缓存行中导致逐出是基于一致性探测的。
14.根据权利要求11所述的系统，其中将所述第二数据存储在所述高速缓存的所述高速缓存行中导致逐出是基于显式刷新指令的。
15.根据权利要求11所述的系统，其中将所述第二数据存储在所述高速缓存的所述高速缓存行中导致逐出是基于微架构事件的。
16.根据权利要求15所述的系统，其中所述微架构事件包括所述高速缓存的功率管理清除。
17.根据权利要求11所述的系统，还包括将所述高速缓存行迁移到新的高速缓存级别。
18.根据权利要求11所述的系统，其中所述高速缓存是第2级高速缓存。
19.根据权利要求11所述的系统，其中所述高速缓存控制器还基于所述第一数据标记所述高速缓存的所述至少一个高速缓存行。
20.根据权利要求19所述的系统，其中所述高速缓存的所述至少一个高速缓存行的所述标记使得所述高速缓存控制器能够识别所述高速缓存行。
...【技术特征摘要】
【国外来华专利技术】
1.一种在高速缓存中用于抑制高速缓存行的修改的方法，所述方法包括：
2.根据权利要求1所述的方法，其中将所述第二数据存储在所述高速缓存的所述高速缓存行中导致逐出是基于容量逐出的。
3.根据权利要求1所述的方法，其中将所述第二数据存储在所述高速缓存的所述高速缓存行中导致逐出是基于一致性探测的。
4.根据权利要求1所述的方法，其中将所述第二数据存储在所述高速缓存的所述高速缓存行中导致逐出是基于显式刷新指令的。
5.根据权利要求1所述的方法，其中将所述第二数据存储在所述高速缓存的所述高速缓存行中导致逐出是基于微架构事件的。
6.根据权利要求5所述的方法，其中所述微架构事件包括所述高速缓存的功率管理清除。
7.根据权利要求1所述的方法，还包括将所述高速缓存行迁移到新的高速缓存级别。
8.根据权利要求1所述的方法，其中所述高速缓存是第2级高速缓存。
9.根据权利要求1所述的方法，还包括基于所述第一数据标记所述高速缓存行。
10.根据权利要求9所述的方法，其中所述高速缓存行的所述标记使得能够进行所述识别。
11.一种用于抑制高速缓存行的修改的系统，所述系...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。