System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 用于利用减小的接触栅极多晶硅间距和双高度单元来减小电压降的标准单元设计架构制造技术_技高网

用于利用减小的接触栅极多晶硅间距和双高度单元来减小电压降的标准单元设计架构制造技术

技术编号:41267049 阅读:6 留言:0更新日期:2024-05-11 09:22
描述了用于创建芯片布局的系统和方法。在各种具体实施中,标准单元使用单向迹线进行电力连接和信号布线。使用金属一层的最小宽度的该金属一层的单个迹线被布置在单个金属栅极的间距内。该金属一层的该单个迹线提供电源参考电压电平或接地参考电压电平。单个迹线的这种布置提供了1接触栅极间距(CPP)的金属一电源接线柱CPP。为了进一步减小电压降,在以1CPP布置电源接线柱的同时,标准单元还使用双高度和单高度单元的一半宽度。该双高度单元的多个电源轨的布置使得这些电源轨能够与其他标准单元的电源轨对准。

【技术实现步骤摘要】
【国外来华专利技术】


技术介绍

1、相关技术的描述

2、为了缩短半导体芯片的设计周期,在可能的情况下,手动全定制设计被自动化替代。在一些情况下,手动创建标准单元布局。在其他情况下,调整布局布线工具所使用的规则,从而自动化单元创建。但是,自动化过程有时不满足针对性能、功耗、信号完整性、制程产量、本地和外部信号布线两者(包括内部交叉耦合连接)、引脚访问等的每个规则。因此,设计人员手动地创建这些单元以实现多个特性的更好结果或者重写用于布局布线工具的规则。然而,很多时候,布局工具和规则是针对平面器件而不是针对相对较新的非平面器件来设置的。

3、通常,标准单元布局使用用于电源电压连接的至少一个电源轨(也称为vdd电源轨)以及一个用于接地连接的电源轨(也称为vss电源轨)。在一些情况下,电源轨和接地轨使用相对较长的导线和相应的通孔,该相对较长的导线利用多个金属层,例如水平金属零层、垂直金属一层、水平金属二层和垂直金属三层。在其他情况下,在标准单元内使用固定位置接线柱来进行电力和接地连接。这些情况中的每一种情况都降低了在半导体芯片中布置标准单元以及缓解信号布线拥塞的灵活性。实时布线优化受到限制或完全移除。

4、随着每一代半导体芯片的发展,现代集成电路(ic)的功率消耗和电压降已变成越来越突出的设计问题。ic功率耗散和电压降约束不仅是便携式计算机和移动通信设备的问题,而且是高性能超标量微处理器的问题,该高性能超标量微处理器包括多个处理器核或多个核以及一个核内的多个管线。每一代核上的器件和金属路线的几何尺寸正在减小。超标量设计增加了具有多个管线、较大高速缓冲存储器和较复杂逻辑的裸片上的集成电路的密度。因此,每个时钟周期切换的节点和总线的数量显著增加。

5、鉴于上述情况,需要用于创建针对芯片的布局的有效方法和系统。


技术实现思路

本文档来自技高网...

【技术保护点】

1.一种集成电路,所述集成电路具有一个或多个标准单元,所述集成电路包括:

2.根据权利要求1所述的集成电路,其中:

3.根据权利要求1所述的集成电路,其中所述多个晶体管中的每个晶体管包括所述金属一层的单个迹线,所述金属一层的所述单个迹线具有所述单个金属栅极的所述间距内的所述金属一层的电源接线柱。

4.根据权利要求1所述的集成电路,其中所述金属一层的所述单个迹线中的所述金属一层的所述电源接线柱连接到金属二层的第一电源轨。

5.根据权利要求4所述的集成电路,所述集成电路还包括所述金属二层的第一迹线中的所述第一电源轨和与所述金属二层的所述第一迹线不同的第二迹线中的第二电源轨,所述第一电源轨和所述第二电源轨中的每者均向所述给定标准单元提供第一电压参考。

6.根据权利要求5所述的集成电路,其中所述金属一层的所述单个迹线中的所述金属一层的所述电源接线柱:

7.根据权利要求5所述的集成电路,所述集成电路还包括所述金属二层的第三迹线中的第三电源轨和所述金属二层的第四迹线中的第四电源轨,所述第三电源轨和所述第四电源轨中的每者均向所述给定标准单元提供第二电压参考。

8.一种方法,所述方法包括:

9.根据权利要求8所述的方法,其中:

10.根据权利要求8所述的方法,其中所述多个晶体管中的每个晶体管包括所述金属一层的单个迹线,所述金属一层的所述单个迹线具有所述单个金属栅极的所述间距内的所述金属一层的电源接线柱。

11.根据权利要求8所述的方法,其中所述金属一层的所述单个迹线中的所述金属一层的所述电源接线柱连接到金属二层的第一电源轨。

12.根据权利要求11所述的方法,其中所述集成电路还包括所述金属二层的第一迹线中的所述第一电源轨和与所述金属二层的所述第一迹线不同的第二迹线中的第二电源轨,所述第一电源轨和所述第二电源轨中的每者均向所述给定标准单元提供第一电压参考。

13.根据权利要求12所述的方法,其中所述金属一层的所述单个迹线中的所述金属一层的所述电源接线柱:

14.根据权利要求12所述的方法,其中所述集成电路还包括所述金属二层的第三迹线中的第三电源轨和所述金属二层的第四迹线中的第四电源轨,所述第三电源轨和所述第四电源轨中的每者均向所述给定标准单元提供第二电压参考。

15.一种计算系统,所述计算系统包括:

16.根据权利要求15所述的计算系统,其中:

17.根据权利要求15所述的计算系统,其中所述多个晶体管中的每个晶体管包括所述金属一层的单个迹线,所述金属一层的所述单个迹线具有所述单个金属栅极的所述间距内的所述金属一层的电源接线柱。

18.根据权利要求15所述的计算系统,其中所述金属一层的所述单个迹线中的所述金属一层的所述电源接线柱连接到金属二层的第一电源轨。

19.根据权利要求18所述的计算系统,其中所述集成电路还包括所述金属二层的第一迹线中的所述第一电源轨和与所述金属二层的所述第一迹线不同的第二迹线中的第二电源轨,所述第一电源轨和所述第二电源轨中的每者均向所述给定标准单元提供第一电压参考。

20.根据权利要求18所述的计算系统,其中所述金属一层的所述单个迹线中的所述金属一层的所述电源接线柱:

...

【技术特征摘要】
【国外来华专利技术】

1.一种集成电路,所述集成电路具有一个或多个标准单元,所述集成电路包括:

2.根据权利要求1所述的集成电路,其中:

3.根据权利要求1所述的集成电路,其中所述多个晶体管中的每个晶体管包括所述金属一层的单个迹线,所述金属一层的所述单个迹线具有所述单个金属栅极的所述间距内的所述金属一层的电源接线柱。

4.根据权利要求1所述的集成电路,其中所述金属一层的所述单个迹线中的所述金属一层的所述电源接线柱连接到金属二层的第一电源轨。

5.根据权利要求4所述的集成电路,所述集成电路还包括所述金属二层的第一迹线中的所述第一电源轨和与所述金属二层的所述第一迹线不同的第二迹线中的第二电源轨,所述第一电源轨和所述第二电源轨中的每者均向所述给定标准单元提供第一电压参考。

6.根据权利要求5所述的集成电路,其中所述金属一层的所述单个迹线中的所述金属一层的所述电源接线柱:

7.根据权利要求5所述的集成电路,所述集成电路还包括所述金属二层的第三迹线中的第三电源轨和所述金属二层的第四迹线中的第四电源轨,所述第三电源轨和所述第四电源轨中的每者均向所述给定标准单元提供第二电压参考。

8.一种方法,所述方法包括:

9.根据权利要求8所述的方法,其中:

10.根据权利要求8所述的方法,其中所述多个晶体管中的每个晶体管包括所述金属一层的单个迹线,所述金属一层的所述单个迹线具有所述单个金属栅极的所述间距内的所述金属一层的电源接线柱。

11.根据权利要求8所述的方法,其中所述金属一层的所述单个迹线中的所述金属一层的所述电源接线柱连...

【专利技术属性】
技术研发人员:理查德·T·舒尔茨
申请(专利权)人:超威半导体公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1