电容器阵列结构、半导体存储器及制备方法技术

本发明专利技术提供一种电容器阵列结构、半导体存储器及制备方法，包括：提供半导体衬底，于半导体衬底上形成牺牲层及支撑层；形成具有窗口的图形化掩膜层，并于牺牲层及支撑层内形成电容孔；于电容孔的底部及侧壁形成下电极层，去除牺牲层；于下电极层的内表面以及外表面形成电容介质层，于电容介质层的表面形成上电极内衬层；于上电极内衬层表面形成上电极填孔体，于上电极填孔体表面形成上电极覆盖层。通过上述方案，本发明专利技术改变了金属接触层与导线层的制备顺序，解决了填充材料层时出现提早封口的问题，改进了上电极填孔体的填充，改善了电连接性能，形成缓冲腔，释放结构材料层内的应变，避免工艺制程中因热膨胀挤压等而使电容器变形的问题。

【技术实现步骤摘要】
电容器阵列结构、半导体存储器及制备方法
本专利技术属于半导体器件及制造领域，特别是涉及一种电容器阵列结构及其制造方法。
技术介绍
动态随机存储器(DynamicRandomAccessMemory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管；晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连；字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。目前，在20nm一下的DRAM制程中，DRAM均采用堆栈式的电容构造，其电容器(Capacitor)是垂直的高深宽比的圆柱体形状以增加表面积。然而，在现有的器件结构的制备中，在DRAM电容器结构中一般会在上电极板上方直接镀上金属钨材料作为钨栓塞(Wplug)的接触点，但是，随着制程微缩，金属钨在溅镀时容易使电容器顶端的洞口(Containertop)缩小，导致后续形成的填充层多晶硅再沉积时有提早封口的现象，如图1所示，另外，电容器与金属钨之间的电连接特性，后续工艺程式，如上层金属钨薄膜或者其他材本文档来自技高网...

【技术保护点】
一种电容器阵列结构的制备方法，其特征在于，包括如下步骤：1)提供一半导体衬底，所述半导体衬底包含若干个位于内存数组结构中的电容接触节点，于所述半导体衬底上形成交替叠置的牺牲层及支撑层；2)于步骤1)得到的结构上形成具有阵列排布的窗口的图形化掩膜层，并基于所述图形化掩膜层刻蚀所述牺牲层及所述支撑层，以形成与所述窗口对应的电容孔，所述电容孔显露所述电容接触节点；3)于所述电容孔的底部及侧壁形成下电极层，并去除所述牺牲层，以显露所述下电极层的外表面；4)于所述下电极层的内表面以及显露的外表面形成电容介质层，并于所述电容介质层的表面形成上电极内衬层；5)于所述上电极内衬层的表面形成上电极填孔体，所述上...

【技术特征摘要】
1.一种电容器阵列结构的制备方法，其特征在于，包括如下步骤：1)提供一半导体衬底，所述半导体衬底包含若干个位于内存数组结构中的电容接触节点，于所述半导体衬底上形成交替叠置的牺牲层及支撑层；2)于步骤1)得到的结构上形成具有阵列排布的窗口的图形化掩膜层，并基于所述图形化掩膜层刻蚀所述牺牲层及所述支撑层，以形成与所述窗口对应的电容孔，所述电容孔显露所述电容接触节点；3)于所述电容孔的底部及侧壁形成下电极层，并去除所述牺牲层，以显露所述下电极层的外表面；4)于所述下电极层的内表面以及显露的外表面形成电容介质层，并于所述电容介质层的表面形成上电极内衬层；5)于所述上电极内衬层的表面形成上电极填孔体，所述上电极填孔体填充于所述下电极层之间及所述下电极层内的间隙并延伸覆盖所述上电极内衬层；以及6)于所述上电极填孔体表面形成上电极覆盖层。2.根据权利要求1所述的电容器阵列结构的制备方法，其特征在于，步骤5)中，所述上电极填孔体具有缓冲腔，且所述缓冲腔位于所述下电极层之间，用于释放应变。3.根据权利要求1所述的电容器阵列结构的制备方法，其特征在于，步骤1)中，形成的所述支撑层的数量大于形成的所述牺牲层的数量，且所述牺牲层及所述支撑层构成的叠层结构中的底层材料层及顶层材料层均为所述支撑层。4.根据权利要求3所述的电容器阵列结构的制备方法，其特征在于，所述支撑层的数量为三层，包括顶层支撑层、中间支撑层及底层支撑层，所述牺牲层的数量为两层，包括位于所述顶层支撑层与所述中间支撑层之间第一牺牲层以及位于所述底层支撑层与所述中间支撑层之间的第二牺牲层，步骤3)中，去除所述牺牲层的步骤包括：3-1)于所述顶层支撑层内形成第一开口，以暴露出位于其下表面的所述第一牺牲层；3-2)基于所述第一开口，采用湿法刻蚀工艺去除所述第一牺牲层；3-3)于所述中间支撑层内形成第二开口，以暴露出位于其下表面的所述第二牺牲层；3-4)基于所述第二开口，采用湿法刻蚀工艺去除所述第二牺牲层。5.根据权利要求4所述的电容器阵列结构的制备方法，其特征在于，步骤3-1)中，一个所述第一开口仅与一个所述电容孔交叠，或者一个所述第一开口同时与多个所述电容孔交叠；步骤3-3)中，一个所述第二开口仅与一个所述电容孔交叠，或者一个所述第二开口同时与多个所述电容孔交叠。6.根据权利要求1所述的电容器阵列结构的制备方法，其特征在于，步骤2)中，所述电容孔的深宽比介于5～20之间，所述电容孔的高度范围在0.5～5μm内。7.根据权利要求1所述的电容器阵列结构的制备方法，其特征在于，步骤5)中，部分的所述缓冲腔还位于所述电容孔限定的所述上电极填孔体内，且所述缓冲腔的横向尺寸不大于填充于所述电容孔内对应位置的所述上电极填孔体的横向尺寸的80％。8.根据权利要求1～7中任一项所述的电容器阵列结构的制备方法，其特征在于，步骤5)中，所述上电极填孔体包括填孔部及包覆部，所述填孔部填充于所述上电极内衬层之间的间隙并延伸覆盖所述上电极内衬层，所述包覆部形成于所述填孔部的表面，其中，所述缓冲腔形成于所述填孔部内。9.根据权利要求8所述的电容器阵列结构的制备方法，其特征在于，所述填孔部与所述包覆部在同一反应室中制备；所述填孔部的材料包含硼掺杂的锗硅，所述包覆部的材料包含硼掺杂的多晶硅。10.根据权利要...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：睿力集成电路有限公司，
类型：发明
国别省市：安徽,34