存储系统、存储装置及其执行的时钟同步方法制造方法及图纸

一种存储系统、存储装置及其执行的时钟同步方法，可实现存储装置的时钟同步操作。存储装置包括：第一时钟接收器，被配置成接收第一时钟信号；第二时钟接收器，被配置成在输入数据或输出数据时接收第二时钟信号，其中第二时钟信号在前同步码周期中具有第一时钟频率、且在前同步码周期之后具有与第一时钟频率不同的第二时钟频率；命令解码器，被配置成接收与第一时钟信号同步的时钟同步命令并产生时钟同步信号，其中时钟同步信号是在前同步码周期期间产生；以及时钟同步电路，被配置成响应于第二时钟信号而产生多个分频时钟信号，在前同步码周期期间锁存时钟同步信号，并根据锁存的结果而选择性地提供多个分频时钟信号作为内部数据时钟信号。

Storage system, storage device and clock synchronization method for its execution

A storage system, a storage device and a clock synchronization method that can be implemented to realize the clock synchronization operation of the storage device. The storage device includes a first clock receiver is configured to receive a first clock signal; second clock receiver is configured to receive a second clock signal at the input or output data, of which second clock signal having a first clock frequency, and after the preamble cycle has second different clock frequency and the frequency of the first clock in sync code cycle; command decoder is to receive the first clock signal synchronized with the clock synchronization command and generates a clock synchronization signal configuration, which clock synchronization signal is generated during the preamble period; and the clock synchronization circuit is configured in response to a second clock signal and generates a plurality of clock signal, in the period of synchronization cycle code latch clock synchronization signal, and according to the results of the latch and selectively provide multiple frequency clock signal It is an internal data clock signal.

【技术实现步骤摘要】
存储系统、存储装置及其执行的时钟同步方法[相关申请的交叉参考]本申请基于35U.S.C§119主张在2016年10月7日在韩国知识产权局提出申请的韩国专利申请第10-2016-0129872号的优先权，所述韩国专利申请的公开内容全文并入本案供参考。
本专利技术概念涉及一种存储装置，且更具体来说，涉及一种利用具有动态频率的时钟信号执行时钟同步操作的存储系统、存储装置及其执行的时钟同步方法。
技术介绍
动态随机存取存储器(dynamicrandomaccessmemory，DRAM)可接收与主时钟信号同步的命令及地址。动态随机存取存储器还可接收或传送与数据时钟信号同步的数据。动态随机存取存储器执行两种主要操作。这两种主要操作包括将数据写入于在核心电路中所包括的存储胞元阵列中的操作以及从存取胞元阵列读取数据的操作。所产生的用以基于主时钟信号来控制核心电路的控制信号、与基于数据时钟信号而输入至核心电路/从核心电路输出的数据是在不同的时钟域中供应。因此，动态随机存取存储器使主时钟信号与数据时钟信号同步，以使得可响应于控制信号来稳定地锁存输入数据/输出数据。随着动态随机存取存储器的运行频率增大，在使主时钟信号与数据时钟信号同步时设置时间(setuptime)或保持时间(holdtime)的对齐裕量会减小。因此，这些信号可能无法相互同步。
技术实现思路
本专利技术概念的示例性实施例提供一种存储装置，所述存储装置包括：第一时钟接收器，被配置成接收第一时钟信号；第二时钟接收器，被配置成在输入或输出数据时接收第二时钟信号，其中所述第二时钟信号在前同步码周期中具有第一时钟频率、且在所述前同步码周期之后具有与所述第一时钟频率不同的第二时钟频率；命令解码器，被配置成接收与所述第一时钟信号同步的时钟同步命令并产生时钟同步信号，其中所述时钟同步信号是在所述前同步码周期期间产生；以及时钟同步电路，被配置成响应于所述第二时钟信号而产生多个分频时钟信号，在所述前同步码周期期间锁存所述时钟同步信号，并根据所述锁存的结果而选择性地提供所述多个分频时钟信号作为内部数据时钟信号。本专利技术概念的示例性实施例提供一种存储装置，所述存储装置包括：数据时钟接收器，被配置成在输入或输出数据时接收数据时钟信号，其中所述数据时钟信号在输入或输出所述数据的时间之前的前同步码周期中具有第一时钟频率、且在所述前同步码周期之后具有与所述第一时钟频率不同的第二时钟频率；命令解码器，被配置成在所述前同步码周期期间接收时钟同步命令以产生时钟同步信号；以及时钟同步电路，被配置成对所述数据时钟信号进行分频并产生多个分频时钟信号，响应于从所述多个分频时钟信号中选择的分频时钟信号来锁存所述时钟同步信号，并根据所述锁存的结果来选择性地输出所述多个分频时钟信号作为内部数据时钟信号。本专利技术概念的示例性实施例提供一种由存储装置执行的时钟同步方法，所述时钟同步方法包括：接收第一时钟信号；接收第二时钟信号，所述第二时钟信号在输入或输出数据的时间之前的前同步码周期中具有第一时钟频率、且在所述前同步码周期之后具有与所述第一时钟频率不同的第二时钟频率；在所述前同步码周期期间接收与所述第一时钟信号同步的时钟同步命令并产生时钟同步信号；对所述第二时钟信号进行分频并产生多个分频时钟信号；响应于从所述多个分频时钟信号中选择的分频时钟信号来锁存所述时钟同步信号；以及根据所述锁存的结果而选择性地输出所述多个分频时钟信号作为内部数据时钟信号。本专利技术概念的示例性实施例提供一种存储装置，所述存储装置包括：第一时钟接收器，被配置成接收第一时钟信号；第二时钟接收器，被配置成接收第二时钟信号，其中所述第二时钟信号在第一周期中具有第一频率且在所述第一周期之后的第二周期中具有第二频率；命令解码器，被配置成响应于命令而在所述第一周期中产生时钟同步信号；以及时钟同步电路，被配置成响应于所述时钟同步信号而将所述第二时钟信号分频成多个经分频时钟信号并输出所述经分频输出时钟信号作为内部数据时钟信号。附图说明通过参照附图详细阐述本专利技术概念的示例性实施例，将更清楚地理解本专利技术概念的以上及其他特征，在附图中：图1是用于阐述包括根据本专利技术概念示例性实施例的多时钟域存储装置的存储系统的图；图2是用于阐述根据本专利技术概念示例性实施例的图1所示存储装置的高速数据界面操作的时序图；图3及图4是用于阐述根据本专利技术概念示例性实施例的图1所示存储装置的时钟同步操作的图；图5A及图5B是用于阐述根据本专利技术概念示例性实施例的具有动态频率的数据时钟信号的时序图；图6是用于阐述根据本专利技术概念示例性实施例的多时钟域存储装置的图；图7是用于阐述根据本专利技术概念示例性实施例的图6所示时钟同步电路的图；图8A及图8B是用于阐述根据本专利技术概念示例性实施例的图7所示第一相位检测器及第二相位检测器的图；图9是用于阐述根据本专利技术概念示例性实施例的图7所示多路复用器的图；图10及图11是用于阐述根据本专利技术概念示例性实施例的图7所示时钟同步电路的操作的时序图；图12是根据本专利技术概念示例性实施例的由图6所示存储装置执行的时钟同步操作的流程图；图13是说明其中根据本专利技术概念示例性实施例的用于执行时钟同步操作的存储系统被应用于计算系统的实例的方块图。[符号的说明]11：第一时钟信号线；12：命令总线；13：地址总线；14：第二时钟信号线；15：数据总线；100：存储系统；110：存储控制器；120：存储装置；610：命令解码器；620：主时钟接收器；630：核心电路；632：存储胞元阵列；640：数据时钟接收器；650：时钟同步电路；660：数据电路；720：多相位产生器；731：第一相位检测器；732：第二相位检测器；740：多路复用器电路；810、820：双稳态触发器；910：第一多路复用器；920：第二多路复用器；930：第三多路复用器；940：第四多路复用器；1300：移动装置；1310：全球移动通信系统区块；1311：天线；1320：近场通信收发器；1321：近场通信天线匹配网络系统；1330：输入/输出区块；1340：应用区块；1350：存储装置；1360：显示器；ADDR：地址信号；CK：主时钟信号；CKB：反相主时钟信号；CMD：命令；CMD_SYNC：时钟同步命令；DIN：写入数据；DQ：数据；DOUT：读取数据；H：保持时间；I1：第一输入端子；I2：第二输入端子；ICMD：内部命令信号；ICK：内部主时钟信号；ISYNC：时钟同步信号；IWCK：内部数据时钟信号；IWCK/2_0：第一内部数据时钟信号；IWCK/2_90：第二内部数据时钟信号；IWCK/2_180：第三内部数据时钟信号；IWCK/2_270：第四内部数据时钟信号；PDS_90：第一相位检测信号；PDS_270：第二相位检测信号；S：设置时间；S1210、S1220、S1230、S1240、S1250、S1260、S1270：操作；T1、T2、T3、T4、T5、Ta、Tb、Tc、Td、Te、Ti：时间；tCK：时钟循环周期；tWCK：时钟循环；WCK：数据时钟信号；WCK_0：第一经分频数据时钟信号；WCK_90：第二经分频数据时钟信号；WCK_180：第三经分频数据时钟信号；WCK_270：第四经分频数据本文档来自技高网...

【技术保护点】
一种存储装置，其特征在于，包括：第一时钟接收器，被配置成接收第一时钟信号；第二时钟接收器，被配置成在输入或输出数据时接收第二时钟信号，其中所述第二时钟信号在前同步码周期中具有第一时钟频率、且在所述前同步码周期之后具有与所述第一时钟频率不同的第二时钟频率；命令解码器，被配置成接收与所述第一时钟信号同步的时钟同步命令并产生时钟同步信号，其中所述时钟同步信号是在所述前同步码周期期间产生；以及时钟同步电路，被配置成响应于所述第二时钟信号而产生多个分频时钟信号，在所述前同步码周期期间锁存所述时钟同步信号，并根据所述锁存的结果而选择性地提供所述多个分频时钟信号作为内部数据时钟信号。

【技术特征摘要】
2016.10.07 KR 10-2016-01298721.一种存储装置，其特征在于，包括：第一时钟接收器，被配置成接收第一时钟信号；第二时钟接收器，被配置成在输入或输出数据时接收第二时钟信号，其中所述第二时钟信号在前同步码周期中具有第一时钟频率、且在所述前同步码周期之后具有与所述第一时钟频率不同的第二时钟频率；命令解码器，被配置成接收与所述第一时钟信号同步的时钟同步命令并产生时钟同步信号，其中所述时钟同步信号是在所述前同步码周期期间产生；以及时钟同步电路，被配置成响应于所述第二时钟信号而产生多个分频时钟信号，在所述前同步码周期期间锁存所述时钟同步信号，并根据所述锁存的结果而选择性地提供所述多个分频时钟信号作为内部数据时钟信号。2.根据权利要求1所述的存储装置，其特征在于，所述第二时钟信号的所述第一时钟频率与所述第一时钟信号的频率相同。3.根据权利要求1所述的存储装置，其特征在于，所述第二时钟信号的所述第一时钟频率与所述第一时钟信号的频率不同。4.根据权利要求1所述的存储装置，其特征在于，所述第二时钟信号的所述第二时钟频率高于所述第二时钟信号的所述第一时钟频率。5.根据权利要求1所述的存储装置，其特征在于，所述存储装置被配置成在所述前同步码周期之后输入或输出所述数据。6.根据权利要求1所述的存储装置，其特征在于，所述时钟同步电路包括：多相位产生器，被配置成产生第一分频时钟信号至第四分频时钟信号，其中所述第一分频时钟信号至所述第四分频时钟信号中的每一个相对于所述第二时钟信号发生相位偏移；第一相位检测器，被配置成响应于两个分频时钟信号中的一个具有彼此反相的相位而锁存所述时钟同步信号以输出第一相位检测信号；第二相位检测器，被配置成响应于所述两个分频时钟信号中的另一个具有彼此反相的相位而锁存所述时钟同步信号以输出第二相位检测信号；以及多路复用器电路，被配置成响应于所述第一相位检测信号及所述第二相位检测信号而输出所述第一分频时钟信号至所述第四分频时钟信号分别作为第一内部数据时钟信号至第四内部数据时钟信号，或者响应于所述第一相位检测信号及所述第二相位检测信号而输出所述第三分频时钟信号、所述第四分频时钟信号、所述第一分频时钟信号及所述第二分频时钟信号分别作为所述第一内部数据时钟信号至所述第四内部数据时钟信号。7.根据权利要求6所述的存储装置，其特征在于，所述多相位产生器被配置成对所述第二时钟信号进行分频并通过从经分频的所述第二时钟信号发生0度相位偏移而产生所述第一分频时钟信号、通过从经分频的所述第二时钟信号发生90度相位偏移而产生所述第二分频时钟信号、通过从经分频的所述第二时钟信号发生180度相位偏移而产生所述第三分频时钟信号、以及通过从经分频的所述第二时钟信号发生270度相位偏移而产生所述第四分频时钟信号。8.一种存储装置执行的时钟同步方法，其特征在于，所述时钟同步方法包括：接收第一时钟信号；接收第二时钟信号，所述第二时钟信号在输入或输出数据的时间之前的前同步码周期中具有第一时钟频率、且在所述前同步码周期之后具有与所述第一时钟频率不同的第二时钟频率；在所述前同步码周期期间接收与所述第一时钟信号同步的时钟同步命令并产生时钟同步信号；对所述第二时钟信号进行分频并产生多个分频时钟信号；响应于从所述多个分频时钟信号中选择的分频时钟信号来锁存所述时...

【专利技术属性】
技术研发人员：金惠兰，全成桓，吴台荣，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR