一种用于DRAM的带VDD自补偿DLL反馈电路系统技术方案

本发明专利技术提出一种用于DRAM的带VDD自补偿DLL反馈电路系统，解决在不同工艺、不同温度、不同电压下反馈电路的延迟匹配问题，从而从根本上保证基于DLL的输出数据眼图的稳定性。该电路系统利用DRAM自带的Zq校准信号与设定的熔丝配置编码通过逻辑运算生成对反馈电路的补偿控制信号，所述设定的熔丝配置编码是根据实际测试的VDD依赖曲线的斜率来决定补偿的程度。本发明专利技术可以自动补偿芯片在不同工艺、电压、温度下引起的各类失配所引起的眼图漂移问题；可以通过熔丝配置实现最优的自动补偿率；借用DRAM本身的自校准信息，附加逻辑非常简单。

【技术实现步骤摘要】
一种用于DRAM的带VDD自补偿DLL反馈电路系统
本专利技术涉及一种用于DRAM的DLL反馈电路。
技术介绍
随着现代DRAM的产品外部供电电压VDD的降低，DRAM(特别是DDR4)对电源电压的依赖性越来越大。因此JEDEC标准组织在电源电压上的浮动变化要求也越来越苛刻。现代DRAM基本都是基于DLL来保证输出数据眼图的稳定性，如图1所示。反馈电路需要在不同工艺、不同温度、不同电压下都具有与真实路径完全相同延迟，才能尽可能保证输出数据眼图的稳定性。然而真实DRAM应用的系统中，输入输出的信号本身就会随着供电电压的变化而变化，同时考虑到输入输出负载的不同应用场合，我们很难保证反馈电路的匹配性。另一方面，现代DRAM都是基于CMOS工艺的制造设计方式，当供电电压低到接近CMOS期间的阈值电压以后，我们同样很难去确保反馈电路的匹配性。图2是某一例DRAM供电电压VDD对输出相位的扫描图。目前，技术人员需要花费金钱和时间进行金属层改版希望降低对VDD的依赖性，但是效果并不理想。处理此类问题的常规方法大体上有以下两种：1、基本都是通过基于成品芯片的高速测试结果再做改版生产，从而耽误产品进度。2、通过熔丝来调整DLL反馈回路的延迟来优化对VDD的依赖性，但由于无法从根本上解决电路本身就存在匹配失衡的事实，所以只能对某些工艺条件和某些特定温度下的VDD依赖性进行一定程度的优化。
技术实现思路
本专利技术提出一种用于DRAM的带VDD自补偿DLL反馈电路系统，解决在不同工艺、不同温度、不同电压下反馈电路的延迟匹配问题，从而从根本上保证基于DLL的输出数据眼图的稳定性。本专利技术的原理是：通过现代DRAM自带的一项周期性自校准输出能力的功能，来调制DLL反馈电路的延迟，从而实现反馈电路与真实电路在不同电压，温度，工艺下的延迟一致性。本专利技术的解决方案如下：一种用于DRAM的带VDD自补偿DLL反馈电路系统，包括反馈电路，所述反馈电路的输出信号经过逻辑运算后作用于DLL延迟链；有别于现有技术的是：DRAM自带的Zq校准信号与设定的熔丝配置编码通过逻辑运算生成对反馈电路的补偿控制信号，所述设定的熔丝配置编码是根据实际测试的VDD依赖曲线的斜率来决定补偿的程度。具体可采用以下电路生成对反馈电路的补偿控制信号：增加一个数字解码电路，设校准结果的范围为1～M，补偿控制信号的调节档位为+/-N步，则数字解码电路由2N个比较器构成，所述设定的熔丝配置编码是与校准结果的最大值M和输出延迟控制位的位数2N有关的函数，2N个比较器产生的2N位二进制码经译码即为补偿控制信号的调节档位。本专利技术具有以下优点：1)可以自动补偿芯片在不同工艺、电压、温度下引起的各类失配所引起的眼图漂移问题。2)可以通过熔丝配置实现最优的自动补偿率。3)借用DRAM本身的自校准信息，附加逻辑非常简单。附图说明图1为常规的DLL反馈电路。需要说明的是，图中Zq校准提供校准结果给输出驱动器属于DRAM自带的一项周期性自校准输出能力的功能，原本是与DLL反馈电路无关的。图2为基于常规的DLL反馈电路实际测试的DRAM供电电压VDD对输出相位的扫描图。图3为本专利技术的DLL反馈电路系统。图4为本专利技术中的数字解码电路的一个实施例。具体实施方式芯片上电后，需要对输出电路通过外接标准电阻ZQ来进行校准，如图1所示。该校准结果会与本身芯片的供电电压，具有强相关性。如图2所示，本专利技术在现有结构的基础上，主要增加了一个数字解码电路，利用DRAM自带的原本用于对输出驱动器周期性自校准的校准结果，通过数字解码电路去调整反馈电路的延迟，避免过补偿或欠补偿。数字解码电路是将控制DRAM输出器件个数的代码，进行大小比对，并根据实际的测试的VDD依赖曲线的斜率进行档位调整熔丝配置。从而实现准确匹配的功能。假设校准结果为X，其可能的校准范围为从1～M。假设数字解码电路的输出为+/-N步，调制系数为Y，可由熔丝配置来决定。如图4所示，本实施例的数字解码电路由2N个比较器构成，将校准结果X与特定的数码组进行比对，数码组取决于校准结果的最大值M和输出延迟控制位的位数2N，同时可以由熔丝配置来改变其调整系数Y，最终这2N个比较器将会产生控制DLL反馈延迟的增减控制位：如果N＝3，下表列出延迟控制位的译码方式：本文档来自技高网...

【技术保护点】
一种用于DRAM的带VDD自补偿DLL反馈电路系统，包括反馈电路，所述反馈电路的输出信号经过逻辑运算后作用于DLL延迟链；其特征在于：DRAM自带的Zq校准信号与设定的熔丝配置编码通过逻辑运算生成对反馈电路的补偿控制信号，所述设定的熔丝配置编码是根据实际测试的VDD依赖曲线的斜率来决定补偿的程度。

【技术特征摘要】
1.一种用于DRAM的带VDD自补偿DLL反馈电路系统，包括反馈电路，所述反馈电路的输出信号经过逻辑运算后作用于DLL延迟链；其特征在于：DRAM自带的Zq校准信号与设定的熔丝配置编码通过逻辑运算生成对反馈电路的补偿控制信号，所述设定的熔丝配置编码是根据实际测试的VDD依赖曲线的斜率来决定补偿的程度。2.根据权利要求1所述的用于DRA...

【专利技术属性】
技术研发人员：王嵩，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：发明
国别省市：陕西,61