【技术实现步骤摘要】
功率半导体器件及其制造方法
本专利技术涉及电子器件
,更具体地,涉及功率半导体器件及其制造方法。
技术介绍
功率半导体器件亦称为电力电子器件,包括功率二极管、晶闸管、VDMOS(垂直双扩散金属氧化物半导体)场效应晶体管、LDMOS(横向扩散金属氧化物半导体)场效应晶体管以及IGBT(绝缘栅双极型晶体管)等。VDMOS场效应晶体管包括在半导体衬底的相对表面上形成的源区和漏区,在导通状态下,电流主要沿着半导体衬底的纵向流动。在功率半导体器件的高频运用中,更低的导通损耗和开关损耗是评价器件性能的重要指标。在VDMOS场效应晶体管的基础上,进一步发展了沟槽型MOS场效应晶体管,其中,在沟槽中形成栅极导体,在沟槽侧壁上形成栅极电介质以隔开栅极导体和半导体层,从而沿着沟槽侧壁的方向在半导体层中形成沟道。沟槽(Trench)工艺由于将沟道从水平变成垂直,消除了平面结构寄生JFET电阻的影响,使元胞尺寸大大缩小。在此基础上增加原胞密度,提高单位面积芯片内沟道的总宽度,就可以使得器件在单位硅片上的沟道宽长比增大从而使电流增大、导通电阻下降以及相关参数得到优化,实现了更小尺寸的管芯拥有更大功率和高性能的目标,因此沟槽工艺越来越多运用于新型功率半导体器件中。然而,随着单元密度的提高,极间电阻会加大,开关损耗相应增大,栅漏电容Cgd直接关系到器件的开关特性。为了减小栅漏电容Cgd,进一步发展了分裂栅沟槽(SplitGateTrench,缩写为SGT)型功率半导体器件,其中,栅极导体延伸到漂移区,同时栅极导体与漏极之间采用厚氧化物隔开,从而减少了栅漏电容Cgd,提高了开关速度 ...
【技术保护点】
一种功率半导体器件的制造方法,包括:在第一掺杂类型的半导体衬底中形成多个沟槽;在所述多个沟槽的侧壁和底部上形成绝缘叠层,所述绝缘叠层包括第一绝缘层和第二绝缘层,所述第一绝缘层围绕所述第二绝缘层;在所述多个沟槽中填充屏蔽导体,在所述屏蔽导体的顶部形成第一开口;在所述多个沟槽的上部形成位于所述屏蔽导体两侧的第二开口,所述第二开口暴露所述多个沟槽上部的侧壁;在所述第一开口和所述第二开口中形成隔离层;在所述多个沟槽上部的侧壁上形成栅极电介质;形成栅极导体以填充所述第二开口;在所述半导体衬底邻接沟槽的区域中形成第二掺杂类型的体区,所述第二掺杂类型与所述第一掺杂类型相反;在所述体区中形成所述第一掺杂类型的源区;以及形成源极电极和栅极电极,所述源极电极与所述源区和所述屏蔽导体电连接,所述栅极电极与所述栅极导体电连接,其中,所述栅极导体与所述屏蔽导体之间由所述绝缘叠层中的至少一层彼此隔离,所述栅极导体与所述体区之间由所述栅极电介质彼此隔离,所述屏蔽导体与所述半导体衬底之间由所述绝缘叠层彼此隔离。
【技术特征摘要】
1.一种功率半导体器件的制造方法,包括:在第一掺杂类型的半导体衬底中形成多个沟槽;在所述多个沟槽的侧壁和底部上形成绝缘叠层,所述绝缘叠层包括第一绝缘层和第二绝缘层,所述第一绝缘层围绕所述第二绝缘层;在所述多个沟槽中填充屏蔽导体,在所述屏蔽导体的顶部形成第一开口;在所述多个沟槽的上部形成位于所述屏蔽导体两侧的第二开口,所述第二开口暴露所述多个沟槽上部的侧壁;在所述第一开口和所述第二开口中形成隔离层;在所述多个沟槽上部的侧壁上形成栅极电介质;形成栅极导体以填充所述第二开口;在所述半导体衬底邻接沟槽的区域中形成第二掺杂类型的体区,所述第二掺杂类型与所述第一掺杂类型相反;在所述体区中形成所述第一掺杂类型的源区;以及形成源极电极和栅极电极,所述源极电极与所述源区和所述屏蔽导体电连接,所述栅极电极与所述栅极导体电连接,其中,所述栅极导体与所述屏蔽导体之间由所述绝缘叠层中的至少一层彼此隔离,所述栅极导体与所述体区之间由所述栅极电介质彼此隔离,所述屏蔽导体与所述半导体衬底之间由所述绝缘叠层彼此隔离。2.根据权利要求1所述的方法,在填充屏蔽导体的步骤和形成第二开口的步骤之间,还包括平面化步骤。3.根据权利要求2所述的方法,其中,在平面化步骤之前,所述屏蔽导体、所述第一绝缘层和所述第二绝缘层分别包括位于所述多个沟槽中的第一部分以及在所述半导体衬底表面上横向延伸的第二部分,在平面化步骤中,以所述第一绝缘层作为停止层,去除所述屏蔽导体和所述第二绝缘层的各自第二部分,使得,所述屏蔽导体和所述第二绝缘层的各自第一部分顶端与所述第一绝缘层的表面齐平。4.根据权利要求3所述的方法,其中,在形成第二开口的步骤中,去除所述第一绝缘层的第一部分位于所述多个沟槽上部的一部分,使得所述屏蔽导体从所述半导体衬底表面向上延伸预定的高度。5.根据权利要求1所述的方法,其中,形成栅极导体的步骤包括:沉积第一导电层以填充所述第二开口,所述第一导电层包括位于所述第二开口中的第一部分以及在所述半导体衬底表面上横向延伸的第二部分;以及将所述栅极层导体的第二部分图案化成布线。6.根据权利要求5所述的方法,其中,在图案化步骤中,在所述半导体衬底的第一区域中完全去除所述第一导电层的第二部分,在所述半导体衬底的第二区域中,部分去除所述第一导电层的第二部分,在所述半导体衬底的第一区域中,去除所述栅极导体的第二部分。7.根据权利要求5所述的方法,其中,所述源极电极位于所述第一区域中,所述栅极电极位于所述第二区域中,所述第一区域和所述第二区域彼此隔开。8.根据权利要求1所述的方法,其中,所述第一绝缘层由氧化硅组成,所述第二绝缘层由选自氮化硅、氮氧化物或多晶硅中的至少一种组成。9.根据权利要求1所述的方法,其中,所述多个沟...
【专利技术属性】
技术研发人员:杨彦涛,夏志平,王维建,
申请(专利权)人:杭州士兰集成电路有限公司,
类型:发明
国别省市:浙江,33
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。