半导体静电放电保护元件制造技术

本发明专利技术公开一种半导体静电放电保护元件，包含有一基底、一设置于该基底内的第一隔离结构、一设置于该基底上且覆盖部分该第一隔离结构的栅极、一设置于该栅极的一第一侧的该基底内的源极区域、以及一设置于该栅极的一第二侧的该基底内的漏极区域，且该第一侧与该第二侧为该栅极的相对两侧。该基底与该漏极区域包含有一第一导电型态，而该源极区域包含一第二导电型态，且该第二导电型态与该第一导电型态互补。

【技术实现步骤摘要】
半导体静电放电保护元件
本专利技术涉及一种半导体静电放电(electrostaticdischarge，以下简称为ESD)保护元件，其是涉及一种双向(dualdirection)半导体ESD保护元件。
技术介绍
随着科技进步，集成电路制作工艺技术也随之不断精进，因此各种电子电路可积集/形成于单一芯片上。目前集成电路芯片可区分为核心电路与输入/输出电路，并且核心电路与输入/输出电路分别使用不同大小的电压源来驱动。为了要使核心电路与输入/输出电路能接收外界的电压源，集成电路芯片上会设有导电的电源连接垫以及输入/输出连接垫。然而，芯片在封装、测试、运输、加工、等过程中，这些连接垫也很容易因为与外界的静电电源接触，其所带来的过量电荷会在极短时间内进入或传导至芯片内部，进而导致芯片内部电路的损毁，这种现象即为所谓的静电放电。为了解决此一问题，业界通常会在内部电路与I/O接脚之间设置一ESD保护装置，其必须在静电放电的脉冲(pulse)未到达内部电路之前先行启动，以迅速地消除过高的电压，减少静电放电现象所导致的破坏。当ESD保护元件/电路两端跨压大于其触发电压(triggervoltage，Vt1)时，骤回击穿(snapbackbreakdown)即发生，同时将电压箝制于一较低电位。当静电放电防护元件进入骤回击穿后，元件两端需维持一定的跨压，以维持元件的导通状态，此电压称为该元件的骤回击穿维持电压(holdingvoltage)。而在设计ESD保护元件时，除了上述触发电压与维持电压之外，尚有击穿电压(breakdownvoltage，BV)的考虑。举例来说，若电路操作信号低于ESD保护元件/电路击穿电压范围，将会使得ESD元件的本体二极管(bodydiode)导通，造成内部电路的错误，而这种状况更容易发生在电路操作信号为负值时。因此，目前仍需要一种双向半导体ESD保护元件。
技术实现思路
是以，本专利技术之一目的在于提供一种双向半导体ESD保护元件。根据本专利技术的权利要求，提供一种半导体ESD保护元件，该半导体ESD保护元件包含有一基底、一设置于该基底内的第一隔离结构、一设置于该基底上且覆盖部分该第一隔离结构的栅极、一设置于该栅极的一第一侧的该基底内的源极区域、以及一设置于该栅极的一第二侧的该基底内的漏极区域，且该第一侧与该第二侧为该栅极的相对两侧。该基底与该漏极区域包含有一第一导电型态，而该源极区域包含一第二导电型态，且该第二导电型态与该第一导电型态互补(complementary)。根据本专利技术所提供的半导体ESD保护元件，通过栅极以及具有互补导电型态的源极区域与漏极区域构成一穿隧晶体管(tunneltransistor)，而源极区域与漏极区域还分别作为此半导体ESD保护电路的阴极与阳极。因此，当正向ESD脉冲到达时，静电电流自作为阳极的漏极区域流向作为阴极的源极区域。而当负向ESD脉冲到达时，静电电流则自作为阴极的源极区域流向作为阳极的漏极区域。更重要的是，本专利技术可在不增加元件面积的前提下，成功地建构出双向半导体ESD保护元件。附图说明图1为本专利技术所提供的半导体ESD保护元件的一第一较佳实施例的布局结构示意图；图2为第一较佳实施例所提供的半导体ESD保护元件的示意图，且为图1中沿A-A’切线的剖面示意图；图3与图4为本专利技术所提供的半导体ESD保护电路的一电路图；图5为第一较佳实施例的一变化型的剖面示意图；图6为本专利技术所提供的半导体ESD保护元件的一第二较佳实施例的布局结构示意图；图7为第一较佳实施例所提供的半导体ESD保护元件的示意图，且为图6中沿B-B’切线的剖面示意图；图8为本专利技术所提供的一半导体ESD保护元件布局结构的一第三较佳实施例的示意图。主要元件符号说明100、100’、200、300半导体静电放电保护元件102、202、302基底104、204埋藏层106、206、306深阱区108、208、308防护环110、210、310栅极110a、210a、310a栅极线110b、210b、310b栅极线112、212栅极介电层114、214栅极导电层116a、216a、316a第一侧116b、216b、316b第二侧120、220、320第一隔离结构122、222、322第二隔离结构130、230、330第一阱区132、232、332第二阱区140S、240S、340S源极区域140D、140D’、240D、340D漏极区域142、242、342掺杂区244掺杂区I/O输入/输出连接垫GND接地连接垫A-A’、B-B’切线具体实施方式熟悉该项技术的人士应可理解的是，以下提供多个不同的实施例，用以公开本专利技术的不同特征，但不以此为限。另外，以下公开的附图被简化以更清楚表达本专利技术的特征，故以下公开的图示并未绘示出一指定元件(或装置)的所有元件。此外，以下公开的图示是根据本专利技术理想化的示意图，故由这些示意图变异的型态，利如因制造技术和或容许误差造成的差异为可预期的。也因此本专利技术的揭露不应指限定于已下图是公开的特定形状，且应包括如因制作工艺技术造成的形状的偏差。此外，熟悉该项技术的人士应可理解以下说明中，当某一组成元件，例如一区域、一层、一部分等类似组成元件，被称为在另一组成元件「上」，是指该组成元件直接设置于该另一组成元件上，也可指涉或有其他组成元件介于两者之间。然而，当某一组成元件背称为直皆形成在另一组成元件上，则是指这两个组成元件之间并未再有其他组成元件存在。另外，本专利技术所公开的当某一组成元件「形成」在另一组成元件上时，该组成元件可以生长(growth)、沉积(deposition)、蚀刻(etch)、连结(attach)、连接(connect)耦接(couple)等方法，或其他方式制备或制造于该组成元件上。另外，本专利技术中所使用的用语如「底部」、「下方」、「上方」、「顶部」等，用以描述图示中不同组成元件的相对位置。然而，当将附图翻转使其上下颠倒时，前述的「上方」即成为「下方」。由此可知，本专利技术中所使用的相对性描述用语可依据该元件或设备的方位而定。请参阅图1与图2，其中图1为本专利技术所提供的半导体ESD保护元件的一第一较佳实施例的布局结构示意图，图2为该第一较佳实施例所提供的半导体ESD保护元件的示意图，且为图1中沿A-A’切线的剖面示意图。如图1与图2所示，本较佳实施例所提供的半导体ESD保护元件100包含有一基底102(示于图2)，且基底102包含有一第一导电型态。基底102包含有一埋藏层104(也示于图2)，埋藏层104包含有一第二导电型态，且第二导电型态与该第一导电型态互补(complementary)。在本较佳实施例中，第一导电型态为p型，而第二导电型态为n型。然而，熟悉该项技术的人士应知，在本专利技术的其他实施例中，第一导电型态可以是n型，而第二导电型态可以是p型。基底102内还形成有一深阱区106，且深阱区106包含第二导电型态。此外，如图2所示，埋藏层104设置于深阱区106下方，且接触深阱区106的底部。半导体ESD保护元件100还包含有一防护环(guardring)108，设置于基底102内，且防护环108如图1所示，环绕整个半导体ESD保护元件100。此外，防护环108包含第一导电型态。请继本文档来自技高网...

【技术保护点】
一种半导体静电放电(electrostatic discharge，ESD)保护元件，包含有：基底，该基底包含有第一导电型态；第一隔离结构，设置于该基底内；栅极，设置于该基底上，且该栅极覆盖部分该第一隔离结构；源极区域，设置于该栅极的第一侧的该基底内，该源极区域包含第二导电型态，且该第二导电型态与该第一导电型态互补(complementary)；以及漏极区域，设置于该栅极的第二侧的该基底内，且该第一侧与该第二侧为该栅极的相对两侧，该漏极区域包含有该第一导电型态。

【技术特征摘要】
1.一种半导体静电放电(electrostaticdischarge，ESD)保护元件，包含有：基底，该基底包含有第一导电型态；第一隔离结构，设置于该基底内；栅极，设置于该基底上，且该栅极覆盖部分该第一隔离结构；源极区域，设置于该栅极的第一侧的该基底内，该源极区域包含第二导电型态，且该第二导电型态与该第一导电型态互补(complementary)；以及漏极区域，设置于该栅极的第二侧的该基底内，且该第一侧与该第二侧为该栅极的相对两侧，该漏极区域包含有该第一导电型态。2.如权利要求1所述的半导体静电放电保护元件，还包含第一掺杂区，设置该源极区域内，且该第一掺杂区包含有该第一导电型态。3.如权利要求2所述的半导体静电放电保护元件，其中该漏极区域的一掺杂浓度与该第一掺杂区的一掺杂浓度相同。4.如权利要求2所述的半导体静电放电保护元件，还包含第一阱区，形成于该基底内，且该第一阱区包含该第一导电型态。5.如权利要求4所述的半导体静电放电保护元件，其中该源极区域与该第一掺杂区形成于该第一阱区内。6.如权利要求1所述的半导体静电放电保护元件，还包含第二阱区，形成于该基底内，且该第二阱区包含该第二导电型态。7.如权利要求6所述的半导体静电放电保护元件，其中该漏极区域形成于该第二阱区内，且通过该第二阱区而与该第一隔离结构分离。8.如权利要求6所述的半导体静电放电保护元件，还包含第二隔离结构，形成于该基底内，该漏极区域形成于该第一隔离结构与该第二隔离结构之...

【专利技术属性】
技术研发人员：王志铭，王礼赐，唐天浩，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾,71