一种ESD钳位电路及集成电路制造技术
【技术实现步骤摘要】
一种ESD钳位电路及集成电路
本专利技术涉及半导体领域，尤其涉及一种ESD钳位电路及集成电路。。
技术介绍
随着集成电路工艺的进步，金属氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor,MOSFET)的特征尺寸越来越小，栅氧化层的厚度也越来越薄，在这种趋势下，使用高性能的静电放电(ElectronStaticDischarge,ESD)防护器件来泄放静电电荷以保护栅极氧化层显得十分重要。。在集成电路的静电放电时会产生数百甚至数千伏特的高压，将集成电路中输入级的栅氧化层击穿。为了能够承受如此高的静电放电电压，集成电路产品通常必须使用具有高性能、高耐受力的静电放电保护器件。随着绝缘衬底上的硅(Silicon-On-Insulator，SOI)技术的快速进展，SOI集成电路的ESD保护已成为一个主要的可靠性设计问题。如图1所示的钳位电路PowerClamp101被经常用在SOI集成电路VDD和VSS之间进行ESD保护，一般的检测电路RC触发的Powerclamp，基于RC时间常数的控制电路被设计用来...
【技术保护点】
一种ESD钳位电路，其特征在于，包括：电容、电阻、第一P型晶体管、第二P型晶体管、第三P型晶体管、第一N型晶体管、第二N型晶体管、第三N型晶体管、第四N型晶体管、第五N型晶体管和第六N型晶体管；其中，所述第一P型晶体管的源极接电源，所述第一P型晶体管的漏极与所述第二P型晶体管的栅极连接，所述第一P型晶体管的栅极接地；所述第二P型晶体管的源极接电源，所述第二P型晶体管的漏极与所述第一N型晶体管的栅极连接；所述第三P型晶体管的源极接电源，所述第三P型晶体管的漏极与第六N型晶体管的漏极连接，所述第三P型晶体管的栅极与第六N型晶体管的栅极连接；所述第一N型晶体管的源极接地，所述第一...
【技术特征摘要】
1.一种ESD钳位电路，其特征在于，包括：电容、电阻、第一P型晶体管、第二P型晶体管、第三P型晶体管、第一N型晶体管、第二N型晶体管、第三N型晶体管、第四N型晶体管、第五N型晶体管和第六N型晶体管；其中，所述第一P型晶体管的源极接电源，所述第一P型晶体管的漏极与所述第二P型晶体管的栅极连接，所述第一P型晶体管的栅极接地；所述第二P型晶体管的源极接电源，所述第二P型晶体管的漏极与所述第一N型晶体管的栅极连接；所述第三P型晶体管的源极接电源，所述第三P型晶体管的漏极与第六N型晶体管的漏极连接，所述第三P型晶体管的栅极与第六N型晶体管的栅极连接；所述第一N型晶体管的源极接地，所述第一N型晶体管的漏极接电源；所述第二N型晶体管的源极与所述第三N型晶体管的漏极连接，所述第二N型晶体管的漏极与电源之间连接有所述电容，所述第二N型晶体管的栅极与所述第二N型晶体管的漏极连接；所述第三N型晶体管的源极接地，所述第三N型晶体管的栅极与所述第三N型晶体管的漏极连接；所述第四N型晶体管是源极接地，所述第四N型晶体管的漏极与所述第一P型晶体管的漏极连接，所述第四N型晶体管的栅极与所述第二N型晶体管的漏极连接；所述第五N型晶体管的源极接地，所述第五N型晶体管的漏极与所述第二P型晶体管的漏极连接，所述第五N型晶体管的栅极与所述第二P型晶体管的栅极连接；所述第六N型晶体管的源极接地，所述第六N型晶体管的漏极与所述第三P型晶体管的漏极连接；所述电阻连接在地与所述第二P型晶体管的漏极之间。2.如权利要求1所述的电路，其特征在于：所述第一P型晶体管的衬底与所述第一P型晶体管的源极连接；所述第二P型晶体管的衬底与所述第二P型晶体管的源极连接；所述第三P型晶体管的衬底与所述第三P型晶体管的源极连接；所述第一N型晶体管的衬底与所述第三P型晶体管的漏极连接；所述第二N型晶体管的衬底接地；所述第三N型晶体管的衬底接地；所述第四N型晶体管的衬底与所述第四N型晶体管的源极连接；所述第五N型晶体管的衬底与所述第五N型晶体管的源极连接；所述第六N型晶体管的衬底与所述第六N型晶体管的源极连接。3.如权利要求1所述的电路，其特征在于，所述电容的电容值小于等于13fF。4.如权利要求1所述的电路，其特征在于，所述第二N型晶体管的宽长比为5u：2u，所述第三N型晶体管的宽长比为5u：2u。5.如权利要求1-4任一所述的电路，其特征在于，所述晶体管为金属氧化物半导体场效应晶体管。6.一种集成电路，其特征在...
【专利技术属性】
技术研发人员：蔡小五，罗家俊，刘海南，陆江，曾传滨，卜建辉，赵海涛，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。