The invention discloses an electrostatic protection structure of SOI technology, the active region is formed on the top silicon substrate in SOI; including: disjoint type P wells and N type well stacked, the first diffusion region is formed between the PN type well; a plurality of formed P type well and along the first side of the first diffusion region the arrangement of the second N+ diffusion region, a plurality of formed P type well and along the first side of the first diffusion region arranged third P+ diffusion region, the first side of the third P+ diffusion regions further away from the first diffusion region; a plurality of formed N type well and along the second side of the first diffusion region are second P+ a diffusion region is formed on the N well and along the second side of the first diffusion region arranged third N+ diffusion region, second sides of the third N+ diffusion regions further away from the first diffusion region. The invention can improve the discharge capacity of the device in the SOI process.
【技术实现步骤摘要】
SOI工艺的静电保护结构
本专利技术涉及一种半导体集成电路,特别是涉及一种绝缘衬底上的硅(SOI)工艺的静电保护结构。
技术介绍
静电保护结构通常采用可控硅整流器即硅控整流器(SCR)实现,一般常见的SCR器件都形成于体硅衬底上,本领域技术人员都知道,体硅衬底表示整块衬底都是由硅组成,在体硅衬底中没有埋氧化层,也即器件的底部没有氧化层来隔离。现有的SCR为纵向结构,仅能适用于体硅衬底结构中。而现有技术中,往往需要采用到SOI衬底,SOI为Silicon-On-Insulator的简称,Silicon表示顶层硅;Insulator表示埋介质层,通常为埋氧化层;埋介质层通常形成于背衬底或称为支撑衬底上,背衬底通常采用由硅材料组成的背硅衬底。SOI工艺中,由于顶层硅的厚度较薄,故采用现有纵向结构的SCR时其能力和泄放静电的效果都会大大降低。故现有的SCR的结构不能直接套用到SOI工艺中来作为电路的静电保护结构。
技术实现思路
本专利技术所要解决的技术问题是提供一种SOI工艺的静电保护结构,能提高SOI工艺中器件的泄放电流能力。为解决上述技术问题,本专利技术提供的SOI工艺的静电保护结构包括:SOI衬底,静电保护结构形成于所述SOI衬底的顶层硅的有源区中。所述静电保护结构包括:形成于所述有源区中的P型阱和N型阱,所述P型阱和所述N型阱不相交叠。第一扩散区形成于所述P型阱和所述N型阱之间,且所述第一扩散区的第一侧面和所述P型阱接触,所述第一扩散区的第二侧面和所述N型阱接触;所述第一扩散区由N+区组成或者所述第一扩散区由P+区组成。多个形成于所述P型阱中第二N+扩散区,各 ...
【技术保护点】
一种SOI工艺的静电保护结构,其特征在于,包括:SOI衬底,静电保护结构形成于所述SOI衬底的顶层硅的有源区中;所述静电保护结构包括:形成于所述有源区中的P型阱和N型阱,所述P型阱和所述N型阱不相交叠;第一扩散区形成于所述P型阱和所述N型阱之间,且所述第一扩散区的第一侧面和所述P型阱接触,所述第一扩散区的第二侧面和所述N型阱接触;所述第一扩散区由N+区组成或者所述第一扩散区由P+区组成;多个形成于所述P型阱中第二N+扩散区,各所述第二N+扩散区沿着所述第一扩散区的第一侧面排列;多个形成于所述P型阱中第三P+扩散区,各所述第三P+扩散区沿着所述第一扩散区的第一侧面排列,且各所述第三P+扩散区和所述第一扩散区的第一侧面的间距大于各所述第二N+扩散区和所述第一扩散区的第一侧面的间距;多个形成于所述N型阱中第二P+扩散区,各所述第二P+扩散区沿着所述第一扩散区的第二侧面排列;多个形成于所述N型阱中第三N+扩散区,各所述第三N+扩散区沿着所述第一扩散区的第二侧面排列,且各所述第三N+扩散区和所述第一扩散区的第二侧面的间距大于各所述第二P+扩散区和所述第一扩散区的第二侧面的间距;所述P型阱、所述N ...
【技术特征摘要】
1.一种SOI工艺的静电保护结构,其特征在于,包括:SOI衬底,静电保护结构形成于所述SOI衬底的顶层硅的有源区中;所述静电保护结构包括:形成于所述有源区中的P型阱和N型阱,所述P型阱和所述N型阱不相交叠;第一扩散区形成于所述P型阱和所述N型阱之间,且所述第一扩散区的第一侧面和所述P型阱接触,所述第一扩散区的第二侧面和所述N型阱接触;所述第一扩散区由N+区组成或者所述第一扩散区由P+区组成;多个形成于所述P型阱中第二N+扩散区,各所述第二N+扩散区沿着所述第一扩散区的第一侧面排列;多个形成于所述P型阱中第三P+扩散区,各所述第三P+扩散区沿着所述第一扩散区的第一侧面排列,且各所述第三P+扩散区和所述第一扩散区的第一侧面的间距大于各所述第二N+扩散区和所述第一扩散区的第一侧面的间距;多个形成于所述N型阱中第二P+扩散区,各所述第二P+扩散区沿着所述第一扩散区的第二侧面排列;多个形成于所述N型阱中第三N+扩散区,各所述第三N+扩散区沿着所述第一扩散区的第二侧面排列,且各所述第三N+扩散区和所述第一扩散区的第二侧面的间距大于各所述第二P+扩散区和所述第一扩散区的第二侧面的间距;所述P型阱、所述N型阱、所述第一扩散区、所述第二N+扩散区、所述第二P+扩散区、所述第三N+扩散区和所述第三P+扩散区的结深都等于所述顶层硅的厚度;所述第二P+扩散区和所述第三N+扩散区都连接到静电进入端,所述第二N+扩散区和所述第三P+扩散区都接地;由所述第二P+扩散区、所述N型阱、所述第一扩散区、所述P型阱和所述第二N+扩散区组成具有PNPN结构的硅控整流器,由所述第三N+扩散区和所述第一扩散区之间的所述N型阱形成寄生N阱电阻,由所述第三P+扩散区和所述第一扩散区之间的所述P型阱形成寄生P阱电阻。2.如权利要求1所述的SOI工艺的静电保护结构,其特征在于:所述P型阱和所述N型阱的侧面相切。3.如权利要求1所述的SOI工艺的静电保护结构,其特征在于:所述有源区的俯视面结构呈一矩形。4.如权利要求3所述的SOI工艺的静电保护结构,其特征在于:所述第一扩散区的俯视面结构呈一矩形。5.如权利要求4所述的SOI工艺的静电保护结构,其特征在于:各所述第二N+扩散区的俯视面结构为多边形或圆形且沿着所述第...
【专利技术属性】
技术研发人员:苏庆,
申请(专利权)人:上海华虹宏力半导体制造有限公司,
类型:发明
国别省市:上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。