改进的静电放电器件及其形成方法技术

本发明专利技术的实施例提供了一种集成电路器件，包括：生长在衬底上的至少两个外延生长的有源区，有源区放置第一栅极器件和第二栅极器件之间。集成电路器件包括位于两个外延生长的有源区之间且位于在第一栅极器件和第二栅极器件之间的至少一个伪栅极，其中每个有源区在长度上是基本均匀的。在具有第一导电类型的第一阱上方形成第一栅极器件和第二器件，并且在具有第二导电类型的第二阱上方形成伪栅极。本发明专利技术的实施例还提供了一种用于形成静电放电(ESD)器件的方法。

Improved electrostatic discharge device and its forming method

The embodiment of the invention provides an integrated circuit device, comprising: at least two active regions grown on the substrate, and the active region is placed between the first gate device and the second gate device. The integrated circuit device includes at least one pseudo gate, which is located between the two active regions of epitaxial growth and is located between the first gate device and the second gate device, where each active region is basically uniform in length. The first gate device and the second device are formed on the first well with the first conductivity type, and pseudo gate is formed on the second well with second conductivity type. The embodiment of the invention also provides a method for the formation of an electrostatic discharge (ESD) device.

【技术实现步骤摘要】
改进的静电放电器件及其形成方法
本专利技术的实施例总体涉及半导体领域，更具体地，涉及静电放电器件及其形成方法。
技术介绍
利用集成电路的电子器件易受静电放电(ESD)的影响。静电放电可以由持有器件或其他来源的人发生。静电放电可以使大量的电流通过对这种高电流敏感的电路，从而损坏电路。为了降低对ESD损坏的易感性，集成电路通常包括使ESD远离敏感电路的ESD器件。ESD器件的一种类型涉及多个有源区，诸如位于加长的栅极器件之间的源极或漏极区。栅极器件用于晶体管的栅极。晶体管用作开关，当检测到诸如ESD的高电流时启动。启动开关允许ESD通过，以避免流过敏感电路。在形成ESD器件中涉及的一个问题来自硅化物。当形成晶体管器件时，硅化物材料通常在半导体-金属结处使用，以促进有效的结。这是因为硅化物可相对较好地传导电流。然而，期望硅化物不形成在与栅极相邻的源极或漏极区上。如果在那里形成硅化物层，则流过源极和漏极区的电流将趋于主要穿过硅化物移动，这可能导致损坏，因为由高ESD电流产生的电流密度可能烧掉硅化物和周围的材料。当通过外延生长工艺形成源漏极区时，产生了涉及形成ESD器件的另一个问题。外延生长工艺涉及在现有晶体上生长半导体晶体。当以这种方式形成源极或漏极区时，区域的长度可以影响外延生长结构的均匀性。如果该结构与其他附近的结构相比太长，则可以形成一组非均匀外延生长的结构。这称为负载效应。因此，期望在没有太多不利的负载效应的情况下，制造ESD器件或利用栅极之间外延生长的有源区的其他器件。
技术实现思路
根据本专利技术的一个方面，提供了一种集成电路器件，包括：至少两个外延生长的有源区，生长到衬底上，所述有源区放置在第一栅极器件和第二栅极器件之间；以及至少一个伪栅极，位于所述至少两个外延生长的有源区之间且位于所述第一栅极器件和所述第二栅极器件之间，其中，每个所述有源区在长度上是基本均匀的；其中，在具有第一导电类型的第一阱上方形成所述第一栅极器件和所述第二器件，并且在具有第二导电类型的第二阱上方形成所述伪栅极。根据本专利技术的另一方面，提供了一种用于形成静电放电(ESD)器件的方法，所述方法包括：在衬底上形成具有第一导电类型的第一阱；在所述第一阱内形成第二阱，所述第二阱具有第二导电类型；在所述第一阱上方形成第一栅极器件和第二栅极器件；在所述第一栅极器件和所述第二栅极器件之间形成多个有源区，其中，所述多个有源区的每个在长度上是基本均匀的；以及在所述有源区之间的间隔内形成伪栅极，所述伪栅极形成在所述第二阱上方。根据本专利技术的又一方面，提供了一种集成电路器件，包括：至少两个外延生长的有源区，设置衬底上，所述有源区放置在第一栅极器件和第二栅极器件之间；以及至少一个伪栅极，位于所述至少两个外延生长的有源区之间且位于所述第一栅极器件和所述第二栅极器件之间，其中，每个有源区在长度上是基本均匀的；其中，在具有第一导电类型的第一阱上方形成所述第一栅极器件和所述第二器件，并且在第二阱和第三阱之间的间隔上方形成所述伪栅极，所述第二阱和所述第三阱具有第二导电类型。附图说明当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1是根据本文所描述的原理的一个实例示出在栅极之间外延生长的示例性顶视图的图。图2A是根据本文所描述的原理的一个实例示出具有在栅极之间外延生长的ESD器件的示例性截面图的图。图2B是根据本文所描述的原理的一个实例示出具有在栅极之间外延生长的ESD器件的示例性截面图的图。图3A是根据本文所描述的原理的一个实例示出包括多个伪栅极的在栅极之间外延生长的示例性顶视图的图。图3B是根据本文所描述的原理的一个实例示出包括多个伪栅极的在栅极之间外延生长的截面图的图。图4是根据本文所描述的原理的一个实例的用于形成具有在栅极之间的改进的外延生长的器件的示例性方法的流程图。图5A是根据本文所描述的原理的一个实例示出位于栅极之间的外延生长下面的不同类型的阱的示例性顶视图的图。图5B是根据本文所描述的原理的一个实例的穿过有源区的图5A示出的器件的截面图。图5C是根据本文所描述的原理的一个实例的穿过隔离区的图5A示出的器件的截面图。图6A是根据本文所描述的原理的一个实例示出位于栅极之间的外延生长的下面的不同类型的阱的示例性顶视图的图。图6B是根据本文所描述的原理的一个实例的穿过有源区的图6A示出的器件的截面图。图6C是根据本文所描述的原理的一个实例的穿过隔离区的图6A示出的器件的截面图。图7A是根据本文所描述的原理的一个实例的位于栅极之间的外延生长下面的不同类型的阱的示例性顶视图的图。图7B是根据本文所描述的原理的一个实例的穿过有源区的图7A示出的器件的截面图。图7C是根据本文所描述的原理的一个实例的穿过隔离区的图7A示出的器件的截面图。具体实施方式应当理解，以下公开内容提供了许多用于实现本专利技术的不同特征的许多不同的实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。此外，在随后的说明书中，在第二工艺之前实施第一工艺可包括在第一工艺之后立即实施第二工艺的实施例，并且还可以包括在第一工艺和第二工艺之间可实施额外工艺的实施例。为了简化和清楚的目的，可以以不同比例任意绘制各个图。此外，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。例如，如果将附图中的器件翻过来，则描述为在其他元件或部件“下面”或“下方”的元件将被定位于在其他元件或部件“之上”。因此，说明性术语“在...下面”可包括在...之上和在...下面的方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。图1是示出在栅极之间外延生长的示例性顶视图100的图。根据特定的示例性实例，集成电路器件包括至少两个栅极器件104。该器件包括位于两个栅极器件104之间的有源区102。此外，在两个栅极器件104中间放置至少一个伪栅极108。金属接触件106还可以形成为与栅极器件104和伪栅极108相邻。根据本实例，可以在阱110内形成有源区102。如上所述，可以通过外延工艺形成有源区102。这种工艺包括将晶体覆盖层沉积到晶体衬底上。例如，可以在硅衬底上形成有源区结构102。有源区102可以是n型掺杂或p型掺杂。掺杂可以随着外延形成原位发生。可选地，可以形成非掺杂的外延结构。然后，掺杂工艺可以掺杂外延生长结构102。阱110的类型取决于掺杂剂的类型。例如，如果有源区102将是n型，那么其中形成n型有源区的阱110是p型阱。相反，如果有源区102将是p型，那么其中形成p型有源区的阱110将是本文档来自技高网...

【技术保护点】
一种集成电路器件，包括：至少两个外延生长的有源区，生长到衬底上，所述有源区放置在第一栅极器件和第二栅极器件之间；以及至少一个伪栅极，位于所述至少两个外延生长的有源区之间且位于所述第一栅极器件和所述第二栅极器件之间，其中，每个所述有源区在长度上是基本均匀的；其中，在具有第一导电类型的第一阱上方形成所述第一栅极器件和所述第二器件，并且在具有第二导电类型的第二阱上方形成所述伪栅极。

【技术特征摘要】
2016.09.12 US 15/262,5881.一种集成电路器件，包括：至少两个外延生长的有源区，生长到衬底上，所述有源区放置在第一栅极器件和第二栅极器件之间；以及至少一个伪栅极，位于所述至少两个外延生长的有源区之间且位于所述第一栅极器件和所述第二栅极器件之间，其中，每个所述有源区在长度上是基本均匀的；其中，在具有第一导电类型的第一阱上方形成所述第一栅极器件和所述第二器件，并且在具有第二导电类型的第二阱上方形成所述伪栅极。2.根据权利要求1所述的集成电路器件，其中，所述第一阱和所述第二阱之间的界面位于所述第一栅极器件和所述伪栅极之间。3.根据权利要求1所述的集成电路器件，其中，所述第一阱和所述第二阱之间的界面位于所述第一栅极器件的侧壁处，所述侧壁面向所述伪栅极。4.根据权利要求1所述的集成电路器件，其中，所述第二阱的掺杂浓度小于所述有源区的掺杂浓度。5.一种用于形成静电放电(ESD)器件的方法，所述方法包括：在衬底上形成具有第一导电类型的第一阱；在所述第一阱内形成第二阱，所述第二阱具有第二导电类型；在所述第一阱上方形成第一栅极器件和第二栅极器件；在所述第一栅极器件和所述第二栅极器件之间形成多个有源区，其中...

【专利技术属性】
技术研发人员：林文杰，杨涵任，苏郁迪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71