在半导体条中形成掺杂区制造技术

一种方法包括蚀刻半导体衬底以形成沟槽，半导体衬底的位于沟槽之间的部分是半导体条，以及在半导体条的侧壁上沉积介电剂量膜。介电剂量膜掺杂有n型或p型掺杂剂。用介电材料填充沟槽的剩余部分。对介电材料实施平坦化。介电剂量膜和介电材料的剩余部分形成浅沟槽隔离(STI)区。实施热处理以将介电剂量膜中的掺杂剂扩散到半导体条中。本发明专利技术实施例涉及在半导体条中形成掺杂区的方法以及相关半导体器件。

【技术实现步骤摘要】
在半导体条中形成掺杂区
本专利技术实施例涉及在半导体条中形成掺杂区的方法以及相关半导体器件。
技术介绍
随着集成电路按比例不断缩小并对集成电路的速度的要求不断增加，晶体管需要在尺寸越来越小的尺寸的同时具有更高的驱动电流。鳍式场效应晶体管(FinFET)由此得到了发展。FinFET包括位于衬底之上的垂直半导体鳍。半导体鳍用于形成源极和漏极区，并且用于形成位于源极和漏极区之间的沟道区。形成浅沟槽隔离(STI)区以限定半导体鳍。FinFET还包括形成在半导体鳍的侧壁和顶面上的栅极堆叠件。存在可以通过注入形成的各种区域。例如，可以在蚀刻半导体衬底以形成沟槽之后，通过实施倾斜注入来形成抗击穿阻挡件，在后续的步骤中填充该沟槽以形成STI区。由沟槽限定的剩余的半导体条具有高的高宽比。因此，注入的物质不能到达半导体条的底部，因为注入的物质被相邻的半导体条阻挡。
技术实现思路
根据本专利技术的一个实施例，提供了一种在半导体条中形成掺杂区的方法，包括蚀刻半导体衬底以形成沟槽，所述半导体衬底的位于所述沟槽之间的部分是半导体条；在所述半导体条的侧壁上沉积介电剂量膜，其中，所述介电剂量膜掺杂有n型的掺杂剂或p型的本文档来自技高网...

【技术保护点】
一种在半导体条中形成掺杂区的方法，包括蚀刻半导体衬底以形成沟槽，所述半导体衬底的位于所述沟槽之间的部分是半导体条；在所述半导体条的侧壁上沉积介电剂量膜，其中，所述介电剂量膜掺杂有n型的掺杂剂或p型的掺杂剂；用介电材料填充所述沟槽的剩余部分；对所述介电材料实施平坦化，其中，所述介电剂量膜和所述介电材料的剩余部分形成浅沟槽隔离(STI)区；以及实施热处理以使所述介电剂量膜中的所述掺杂剂扩散到所述半导体条内。

【技术特征摘要】
2016.09.30 US 15/281,5681.一种在半导体条中形成掺杂区的方法，包括蚀刻半导体衬底以形成沟槽，所述半导体衬底的位于所述沟槽之间的部分是半导体条；在所述半导体条的侧壁上沉积介电剂量膜，其中，所述介电剂量膜掺杂有n型的掺杂剂或p型的掺杂剂；用介电材料填充所述沟槽的剩余部分；对所述介电材料实施平坦化，其中，所述介电剂量膜和所述介电材料的剩余部分形成浅沟槽隔离(STI)区；以及实施热处理以使所述介电剂量膜中的所述掺杂剂扩散到所述半导体条内。2.根据权利要求1所述的方法，还包括：使所述浅沟槽隔离区凹进，其中，所述半导体条的顶部突出高于所述浅沟槽隔离区的剩余部分的顶面以形成半导体鳍；在所述半导体鳍上方形成栅极堆叠件；以及在所述栅极堆叠件的一侧上形成源极/漏极区。3.根据权利要求2所述的方法，其中，所述介电剂量膜中的所述掺杂剂具有与所述源极/漏极区的导电类型相反的导电类型。4.根据权利要求2所述的方法，其中，在使所述浅沟槽隔离区凹进之后实施所述热处理。5.根据权利要求4所述的方法，其中，所述热处理导致所述掺杂剂扩散到所述半导体条的底部内，以及所述掺杂剂没有从所述介电剂量膜扩散至所述半导体条的顶部内。6.根据权利要求2所述的方法，其中，在用所述介电材料填充所述沟槽的所述剩余部分之前，实施所述热处理。7.根据权利要求2所述的方法，其中，在用所述介电材料填充所述沟槽的所述剩余部分之后并且在使所述浅沟槽隔离区凹进之前，实施所述热处理。8.根据权利要求1所述...

【专利技术属性】
技术研发人员：黄士文，林嘉慧，蔡释严，郑凯鸿，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71