半导体存储装置制造方法及图纸

实施方式提供一种能够使动作高速化的半导体存储装置。实施方式的半导体存储装置具备第一及第二平面、以及第一及第二控制电路。在第一及第二控制电路分别为有效状态及闲置状态时，在接收到第一指令集的情况下，第一控制电路执行相对于第一平面的第一读出动作。在接收到第二指令集的情况下，第一控制电路执行相对于第二平面的第二读出动作。在接受到不包含在所述第一及第二指令集的任一者中的第一指令且依次接收到第一及第二指令集的情况下，第二控制电路从闲置状态过渡至有效状态，在第一控制电路执行第一读出动作的期间开始第二读出动作。

Semiconductor memory device

The implementation method provides a semiconductor storage device which can make the action high speed. The implementation of the semiconductor storage device is provided with a first and two plane, and a first and two control circuits. When the first and two control circuits are valid state and idle state respectively, when the first instruction set is received, the first control circuit executes the first read action relative to the first plane. In the case of receiving the second instruction set, the first control circuit executes the second readout action relative to the second plane. In response to the first instruction does not contain any one in the first and two instruction set in and sequentially received first and two instruction set, second control circuit from the idle state transition to the active state in the first control circuit during the execution of the first read operation begins second read operation.

【技术实现步骤摘要】
半导体存储装置[相关申请案]本申请案享有以日本专利申请案2016-180593号(申请日：2016年9月15日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的所有内容。
实施方式涉及一种半导体存储装置。
技术介绍
作为半导体存储装置已知有NAND型闪速存储器。
技术实现思路
实施方式提供一种能够使动作高速化的半导体存储装置。实施方式的半导体存储装置具备分别包含存储单元阵列的第一及第二平面、以及第一及第二控制电路。第一及第二控制电路能够分别对第一及第二平面执行读出动作。另外，第一及第二控制电路包含能够执行读出动作的有效状态、及禁止读出动作的执行的闲置状态。在第一控制电路为有效状态且第二控制电路为闲置状态时，在接收第一指令集的情况下，第一控制电路对第一平面执行第一读出动作。在接收第二指令集的情况下，第一控制电路对第二平面执行第二读出动作。在接收不包含在第一及第二指令集的任一者中的第一指令且依次接收第一及第二指令集的情况下，第二控制电路从闲置状态过渡至有效状态，在第一控制电路执行第一读出动作的期间开始第二读出动作。附图说明图1是第一实施方式的存储器系统的框图。图2是第一实本文档来自技高网...

【技术保护点】
一种半导体存储装置，其特征在于具备：第一及第二平面，分别包含存储单元阵列；以及第一及第二控制电路，能够分别对所述第一及第二平面执行读出动作；且所述第一及第二控制电路包含能够执行所述读出动作的有效状态、及禁止所述读出动作的执行的闲置状态，在所述第一控制电路为所述有效状态，且所述第二控制电路为所述闲置状态时，在接收到第一指令集的情况下，所述第一控制电路执行相对于所述第一平面的第一读出动作，在接收到第二指令集的情况下，所述第一控制电路执行相对于所述第二平面的第二读出动作，在接收到不包含在所述第一及第二指令集的任一者中的第一指令，且依次接收所述第一及第二指令集的情况下，所述第二控制电路从所述闲置状态过...

【技术特征摘要】
2016.09.15 JP 2016-1805931.一种半导体存储装置，其特征在于具备：第一及第二平面，分别包含存储单元阵列；以及第一及第二控制电路，能够分别对所述第一及第二平面执行读出动作；且所述第一及第二控制电路包含能够执行所述读出动作的有效状态、及禁止所述读出动作的执行的闲置状态，在所述第一控制电路为所述有效状态，且所述第二控制电路为所述闲置状态时，在接收到第一指令集的情况下，所述第一控制电路执行相对于所述第一平面的第一读出动作，在接收到第二指令集的情况下，所述第一控制电路执行相对于所述第二平面的第二读出动作，在接收到不包含在所述第一及第二指令集的任一者中的第一指令，且依次接收所述第一及第二指令集的情况下，所述第二控制电路从所述闲置状态过渡至所述有效状态，在所述第一控制电路执行所述第一读出动作的期间，所述第二控制电路开始所述第二读出动作。2.根据权利要求1所述的半导体存储装置，其特征在于：在接收到所述第一指令，且依次接收到所述第二及第一指令集的情况下，所述第二控制电路从所述闲置状态过渡至所述有效状态，在所述第一控制电路执行所述第二读出动作的期间，所述第二控制电路开始所述第一读出动作。3.根据权利要求1所述的半导体存储装置，其特征在于：所述第一控制电路能够对所述第一及第二平面执行写入动作，在所述第一控制电路为所述有效状态，且所述第二控制电路为所述闲置状态时，在接收到第三指令集的情况下，所述第一控制电路执行相对于所述第一平面的第一写入动作，在接收到所述第一指令，且依次接收所述第三及第二指令集的情况下，所述第二控制电路从所述闲置状态过渡至所述有效状态，在所述第一控制电路执行所述第一写入动作的期间，所述第二控制电路开始所述第二读出动作。4.根据权利要求1所述的半导体存储装置，其特征在于还具备：第一多工器，在执行所述第一读出动作时，将来自所述第一或第二控制电路的控制信号输出至所述第一平面；以及第二多工器，在执行所述第二读出动作时，将来自所述第一或第二控制电路的控制信号输出至所述第二平面。5.根据权利要求3所述的半导体存储装置，其特征在于还具备：第一多工器，在执行所述第一写入动作时，将来自所述第一控制电路的控制信号输出至所述第一平面；以及第二多工器，在执行相对于所述第二平面的第二写入动作时，将来自所述第一控制电路的控制信号输出至所述第二平面。6.根据权利要求4所述的半导体存储装置，其特征在于还具备：N个(N为1以上的整数)平面，分别包含存储单元阵列；以及N个多工器，分别与N个平面对应；且来自所述第一控制电路的控制信号经由所述N个多工器而分别输出至所述N个平面，来自所述第二控制电路的控制信号经由所述N个多工器而分别输出至所述N个平面。7.一种半导体存储装置，其特征在于具备：第一及第二平面，分别包含存储单元阵列；第一控制电路，能够对所述第一平面执行读出动作，且能够对所述第一及第二平面执行写入动作或删除动作；以及第二控制电路，能够对所述第二平面执行所述读出动作；且在接收到...

【专利技术属性】
技术研发人员：清水孝洋，柴田升，前嶋洋，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本,JP