集成沟槽式电容器制造技术

本发明专利技术涉及一种集成沟槽式电容器，其中具体公开了一种深沟槽式电容器(100)以及用于在半导体工艺中提供深沟槽式电容器(100)的方法(400A)。该方法包括在半导体晶片的第一区域(106、108)中形成(405)多个深沟槽(111)，第一区域具有第一类型掺杂的阱。在多个深沟槽的表面上形成(410)介电层(110)，并且沉积(415)掺杂多晶硅层(112)以填充多个深沟槽，其中掺杂多晶硅掺杂有第二类型的掺杂剂。在介电层与半导体晶片的表面的交点处，形成(420)覆盖介电层的浅沟槽隔离(114)。

Integrated trench capacitor

The invention relates to an integrated trench capacitor, which specifically discloses a deep trench capacitor (100) and a method for providing deep trench capacitor (100) in semiconductor technology (400A). The method includes forming (405) a plurality of deep grooves (111) in the first region (106, 108) of the semiconductor wafer, and the first region having a first type doped trap. A (410) dielectric layer (110) is formed on the surface of several deep trenches, and the 415 (415) doped polysilicon layer (112) is filled with several deep trenches, of which dopant doped with polycrystalline silicon has second types of dopants. At the intersection of the dielectric layer and the surface of the semiconductor wafer, the (420) shallow groove isolation (114) covering the dielectric layer is formed.

【技术实现步骤摘要】
集成沟槽式电容器
所公开的实施例总体涉及集成电路(IC)设计和处理领域。更具体地，而非任何限制的方式，本公开涉及集成沟槽式电容器。
技术介绍
尝试将电容器集成到用于IC的流程中时会出现许多问题。通常，在芯片的表面上使用用于电容器底板的金属-1层或金属-2层和用于顶板的TiN层来构建集成电容器。这些电容器的电容密度约为1.5μF/μm2，并且可达到约8V的最高工作电压。最近，沟槽式电容器已经在衬底/外延层中形成，但是沟槽式电容器难以集成到现有的工艺流程中，并且通常需要太多额外的掩模来节省成本。需要对将电容器集成到半导体工艺流程中进行改进。
技术实现思路
所公开的实施例注入第一掺杂剂类型(例如N+)和热驱动以形成作为重掺杂阱的底板。如果第一掺杂剂类型为与衬底和外延层不同的类型(例如，衬底/外延层为P型而阱为N+型)，则电容器被隔离；如果第一掺杂剂类型与衬底/外延层相同，则电容器未被隔离。使用单个掩模在阱中形成深沟槽，并且形成介电层(例如，通过生长热氧化物或沉积氧化物/氮化物/氮氧化物(ONO)组合)。提供第二类型(可以是N+或P+)的原位掺杂(ISD)多晶硅填充物以形成电容器的顶板。为了在后续处理期间保持介电层的完整性，在沟槽边缘与外延层的表面相遇处添加浅沟槽隔离(STI)。在至少一些过程中，电容器的流程是模块化的，即当需要电容器时，可以将一组步骤并入到标准流程中，以及当不需要电容器时，也可以快速移除。添加的步骤需要仅添加单个掩膜。一方面，公开了用于在半导体工艺中提供深沟槽式电容器的方法的实施例。该方法包括在半导体晶片的第一区域中形成多个深沟槽，该第一区域具有第一类型掺杂的阱；在多个深沟槽的表面上形成介电层；沉积掺杂多晶硅层以填充多个深沟槽，该掺杂多晶硅掺杂有第二类型的掺杂剂；以及在介电层与半导体晶片的表面的交会处形成覆盖该介电层的浅沟槽隔离。在另一方面，公开了在集成电路(IC)芯片中形成的集成电容器的实施例。集成电容器包括在外延层中形成并掺杂有第一类型掺杂剂的阱结构，该阱结构形成电容器的第一板；在阱结构中形成并且填充有掺杂有第二类型掺杂剂的多晶硅的多个深沟槽，多晶硅层通过介电层与阱结构分离；以及在IC芯片的表面处覆盖介电层的浅沟槽隔离。附图说明在附图的附图中通过示例而非限制的方式示出了本公开的实施例，其中，相同的附图标记表示相似的元件。应指出的是，在本公开中对“一个”实施例的不同引用不一定指的是相同的实施例，并且这样的引用可表示至少一个。此外，当结合实施例描述特定特征、结构或特性时，认为在本领域的技术人员的知识范围内结合其它实施例来实现此类特征、结构或特性，无论其它实施例是否明确描述。附图被并入说明书并形成说明书的一部分以说明本公开的一或多个例示性实施例。本公开的各种优点和特征将从以下具体实施方式结合所附权利要求书和参考附图中理解，其中：图1示出了根据本公开的实施例的示例集成电容器的示意图；图2A-图2B描绘了根据本公开的单独实施例的两个不同电容器布局的顶视图；图3A-图3J描绘了根据本公开的实施例的在提供集成电容器的过程中的各个阶段的半导体晶片；图4A-图4E描绘了根据本公开的实施例的在半导体晶片中形成深沟槽式电容器的方法的部分；图5描绘了传统的集成电容器的示意图；以及图6描绘了传统的独立沟槽式电容器的示意图。具体实施方式现在将参考附图详细描述本专利技术的具体实施例。在下面对本专利技术的实施例的详细描述中，阐述了许多具体细节，以便更全面地理解本专利技术。然而，对于本领域普通技术人员显而易见的是，可在没有这些具体细节的情况下实施本专利技术。在其它情况下，没有详细描述众所周知的特征，以避免不必要地使描述复杂化。首先转到图5，该图示出了传统的集成电容器500。这种类型的集成电容器在完成硅的处理之后被形成在晶片的顶部。金属底板502被形成为金属-1或金属-2层的一部分。介电层或多个介电层然后被形成在金属底板502的顶部，诸如氧化物/氮氧化物/氧化物电介质504，其可具有小于的厚度。在所示的示例中，电容器的顶板506由TiN/Ti/TiN层形成。硬掩模508用于形成移除顶板506和电介质504的不需要部分的图案，并且可在进一步处理之前被移除。这种传统的集成电容器相对容易添加到工艺流程中，因为需要单个掩模来对电容器进行图案化。然而，由这种电容器提供的电容密度被限制在约1.5μF/μm2，并且最高工作电压约为8V。图6描绘了传统的独立沟槽式电容器600，即作为芯片上的唯一器件的电容器。通过在硅层603中重掺杂阱602、随后沉积并图案化光致抗蚀剂层(未具体示出)、然后在阱602中蚀刻深沟槽来形成底板。然后形成介电层604。介电层604可以包括例如氧化物层或ONO层，该氧化物层或ONO层然后被图案化和蚀刻以移除不是电容器一部分的介电层604的部分。重掺杂多晶硅层606被沉积到沟槽中并被图案化以形成上板。在这两种情况下，掺杂区域可通过离子注入或本领域普通技术人员所熟知的其它方法形成。然后可以用钝化层608覆盖表面，并且形成和图案化金属化层。如该图所示，六个通孔610提供到上板的连接，而两个通孔612被示为连接到底板。虽然这种布局对于独立的电容器来说很好，但是难以将该工艺集成到使用STI的任何技术中，这是因为多晶硅层606的垂直形貌阻止在随后的步骤中使用化学机械抛光(CMP)。还需要三次掩模来形成电容器600，即，1)对深沟槽进行图案化，2)蚀刻电介质，以及3)蚀刻顶板，使得即使该电容器可以利用其它工艺集成，这样做也会很昂贵。图1公开了根据本公开的实施例的可以集成到使用STI的现有工艺流程中的电容器100。在外延层(EPI)104中产生电容器100，EPI104在衬底102上生长，衬底102在至少一个实施例中掺杂有P型掺杂剂(例如硼)。电容器100的底板107包括掩埋层106、阱区注入物108和源极/漏极注入物(在该图中未具体示出)，其在至少一个实施例中接收N+掺杂(例如磷)。在至少一个实施例中，使用N+掺杂的注入物和热驱动来形成重掺杂的阱区注入物108。通过从衬底对阱掺杂以相反类型的掺杂，电容器100通过结点与衬底隔离。考虑到此隔离，电容器100可在任一电极上具有高电压。在至少一个实施例中，衬底102和阱区注入物108具有相同类型的掺杂，使得电容器100不与衬底102隔离。在本实施例中，电容器100的底板将被接地，并且仅顶板能够承载高电压。深沟槽111被形成在底板107中并且内衬(line)有介电层110。使用原位掺杂，多晶硅层112被沉积以填充并过度填充深沟槽111并且例如通过CMP被平坦化。介电层110与外延层104/底板107的上部表面相交的点是脆弱的并且在后续处理期间受到损坏。为了保护这些脆弱区域，在IC表面上形成STI114，覆盖先前填充的深沟槽的侧壁。当芯片上的晶体管接收源极/漏极(S/D)注入物时，底板107和顶板112两者也将接收适当类型的S/D注入物。通孔116接触底板107以及通孔118接触顶板112以作为金属化层的一部分。在至少一个实施例中，电容器100的形成是模块化的，并且可以插入到现有工艺中，而不会干扰流程的其它部分。在至少一个实施例中，在IC的其它部分中产生隔离区域期间形成底板107。在至少一个实施本文档来自技高网...

【技术保护点】
一种用于在半导体工艺中提供深沟槽式电容器的方法，所述方法包括：在半导体晶片的第一区域中形成多个深沟槽，所述第一区域具有第一类型掺杂的阱；在所述多个深沟槽的表面上形成介电层；沉积掺杂多晶硅层以填充所述多个深沟槽，掺杂多晶硅掺杂有第二类型掺杂剂；以及在所述介电层与所述半导体晶片的表面的交点处形成覆盖所述介电层的浅沟槽隔离。

【技术特征摘要】
2016.09.13 US 15/264,1471.一种用于在半导体工艺中提供深沟槽式电容器的方法，所述方法包括：在半导体晶片的第一区域中形成多个深沟槽，所述第一区域具有第一类型掺杂的阱；在所述多个深沟槽的表面上形成介电层；沉积掺杂多晶硅层以填充所述多个深沟槽，掺杂多晶硅掺杂有第二类型掺杂剂；以及在所述介电层与所述半导体晶片的表面的交点处形成覆盖所述介电层的浅沟槽隔离。2.根据权利要求1所述的方法，其中所述第一类型掺杂剂为N型，以及所述第二类型掺杂剂为P型，并且所述衬底掺杂有P型掺杂剂。3.根据权利要求1所述的方法，其中形成所述多个深沟槽、形成所述介电层和沉积所述掺杂多晶硅层的要素为模块化流程的一部分，当需要电容器时，所述模块化流程的该部分能够添加到工艺流程中而无需改变所述模块化流程之外的要素。4.根据权利要求1所述的方法，还包括在形成所述多个深沟槽之前形成所述第一区域。5.根据权利要求4所述的方法，其中形成所述第一区域包括在外延层中形成具有所述第一类型掺杂的掩埋层，在覆盖所述掩埋层的外延层中注入所述第一类型的掺杂剂并将所述掺杂更深地热驱动到所述半导体芯片中以形成重掺杂阱。6.根据权利要求5所述的方法，其中形成所述第一区域为所述半导体工艺的基线流程的一部分。7.根据权利要求1所述的方法，其中形成所述介电层包括生长热氧化物。8.根据权利要求7所述的方法，其中形成所述介电层还包括在所述热氧化物上方沉积氮化物层。9.根据权利要求8所述的方法，其中形成所述介电层还包括执行所述氮化物层的湿氧化以在所述氮化物层上方形成氮氧化物...

【专利技术属性】
技术研发人员：B·胡，H·卡瓦哈勒，S·P·彭德哈卡，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国,US