一种ESD器件串联电阻的电阻结构制造技术

本发明专利技术提供了一种ESD器件串联电阻的电阻结构，把多晶硅电阻分成N个小部分，每一小部分均通过各自对应的Contact和Via连接到上部金属层；每一小部分所对应的Contact和Via及连接到上部金属层构成了一个独立单元；所述Via和上部金属层采用金属铝材料；所述Contact采用金属铝材料或铝合金材料；利用金属铝的热容特性，巧妙利用现有结构，在通过同样的ESD电流而导致发热时，不会导致电阻被损坏，同时，能大大缩小ESD器件所在电路整体尺寸。

A resistance structure of series resistance of ESD devices

【技术实现步骤摘要】
一种ESD器件串联电阻的电阻结构
本专利技术涉及一种ESD器件串联电阻的电阻结构，特别是涉及一种半导体芯片电路中的ESD串联电阻的电阻结构。
技术介绍
在半导体芯片电路中，有时，我们需要在ESD器件之前串一个10欧姆到200欧姆的ploy（多晶硅）电阻，这个电阻的作用是增加ESD结构对芯片外部噪声的免疫力，在接地噪声和电源噪声的环境中，更不容易使ESD被正偏。由于这个poly电阻被串联在ESD路径中，所以，当ESD发生的时候，会有安培级的电流通过它。因此，为了保证在ESD发生时，电阻不被损坏，这个poly电阻的面积通常需要被设计得相当大，来吸收掉在ESD发生时所发出的热，从而防止电阻器件的损坏。在ESD发生时，使电阻器件损坏的主要原因是因为瞬间功率过大导致电阻过热。对于poly电阻来说，它的厚度往往比较薄（例如，在.18工艺中，大概是0.2um~0.3um厚）。因此同等面积下它的热容有限。假如它的面积不够大，ESD电流流过它的时候发出的能量会使它快速发热，超过其熔点导致损毁，因此，很大程度上制约了该电阻电路的版图尺寸。
技术实现思路
本专利技术要解决的技术问题是提供一种能大大缩小ESD器件所在电路整体尺寸的ESD器件串联电阻的电阻结构，并且能够保证在ESD发生时，ESD器件的串联电阻不被损坏。本专利技术采用的技术方案如下：一种ESD器件串联电阻的电阻结构，把多晶硅电阻分成N个小部分，每一小部分均通过各自对应的Contact和Via连接到上部金属层；每一小部分所对应的Contact和Via及连接到上部金属层构成了一个独立单元；所述Via和上部金属层采用金属铝材料；所述Contact采用金属铝材料或铝合金材料；所述N为大约等于2的自然数。所述多晶硅电阻为圆环状，对于同一层的上部金属层，将位于同一等势线上的金属连接在一起，间隔地位于电阻的等势线上。所述上部金属层包括第一金属层和顶部金属层，Contact通过第一金属层连接到Via，且Via连接到顶层金属层。相邻的所述独立单元之间，Contact之间的边缘距离在4um~8um之间。所述Contact之间的边缘距离为6um。所述上部金属层的平面形状为正方形或长方形。与现有技术相比，本专利技术的有益效果是：利用金属铝的热容特性，巧妙利用现有结构，在保证ESD发生时，电阻不被损坏的同时，大大缩小了ESD器件所在电路整体尺寸。附图说明图1为本专利技术其中一实施例的工艺结构剖面示意图。图2为图1所示实施例的顶层金属平面示意图。图3为本专利技术其中一实施例的环装多晶硅电阻结构。图4为在图3所示实施例的基础上的顶层金属层在多晶硅电阻基础上的对照结构示意图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术。本说明书（包括摘要和附图）中公开的任一特征，除非特别叙述，均可被其他等效或者具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。具体实施例1如图1所示，一种ESD器件串联电阻的电阻结构，把多晶硅电阻1分成N个小部分，每一小部分均通过各自对应的Contact2和Via3连接到上部金属层；每一小部分所对应的Contact和Via及连接到上部金属层构成了一个独立单元；所述Via和上部金属层采用金属铝材料；所述Contact采用金属铝材料或铝合金材料；所述N为大于等于2的自然数。金属铝的热容880J/(kg·℃)，与多晶硅的相当700J/(kg·℃)。而且在常见的工艺中，金属的厚度可以做到3um厚，而多晶硅厚度仅为金属厚的十分之一。因此相同的面积下，金属的热容比多晶硅大了一个量级。利用这个事实，可以把多晶硅和金属组合在一起，在比较小的面积下，得到合适的电阻和合适的热容。在本具体实施例中，利用现有的金属层，将多晶硅电阻分为许多小的部分，每一小部分通过Contact和Via背一小块比较厚的金属，也就是现有的铝金属层，利用金属铝的热容特性，巧妙利用现有结构，在通过同样的ESD电流而导致发热时，不会导致电阻被损坏，同时，能大大缩小ESD器件所在电路整体尺寸。具体实施例2在具体实施例1的基础上，如图3和图4所示，所述多晶硅电阻为圆环状，对于同一层的上部金属层，将位于同一等势线上的金属连接在一起，间隔地位于电阻的等势线上。在本具体实施例中，如图3所示，多晶硅电阻为圆环状，为了最大可能地增大可以利用的金属的体积，如图4所示，把等势线上的金属连接在一起，并且使不同等势线上的金属间隔地位于电阻的等势线上，形成两个以上圆环状的上部金属。具体实施例3在具体实施例1或2的基础上，如图1所示，在本具体实施例中，所述上部金属层包括第一金属层4和顶部金属层5，Contact通过第一金属层连接到Via，且Via连接到顶层金属层。具体可根据实际情况工艺情况进行设置，当有两层以上Via或三层以上金属层时，同样适用。具体实施例4在具体实施例1到3之一的基础上，相邻的所述独立单元之间，Contact之间的边缘距离在4um~8um之间。原则上金属设置的密度是越大越好。然而由于Contact会占据一定的面积，太密的金属会导致面积需求更大。如果密度太稀疏，又会导致金属与金属之间的poly在发热的时候热量无法散去。经过计算，在本具体实施例中，Contact之间的边缘距离设置在4um~8um之间。具体实施例5在具体实施例4的基础上，在本具体实施例中，所述Contact之间的边缘距离为6um。具体实施例6在具体实施例1或3到5之一的基础上，所述上部金属层的平面形状为正方形或长方形。在图2所示实施例中，顶层金属为正方向，然而也可以设置为正方形或长条形。本文档来自技高网...

【技术保护点】
一种ESD器件串联电阻的电阻结构，其特征在于：把多晶硅电阻分成N个小部分，每一小部分均通过各自对应的Contact和Via连接到上部金属层；每一小部分所对应的Contact和Via及连接到上部金属层构成了一个独立单元；所述Via和上部金属层采用金属铝材料；所述Contact采用金属铝材料或铝合金材料；所述N为大约等于2的自然数。

【技术特征摘要】
1.一种ESD器件串联电阻的电阻结构，其特征在于：把多晶硅电阻分成N个小部分，每一小部分均通过各自对应的Contact和Via连接到上部金属层；每一小部分所对应的Contact和Via及连接到上部金属层构成了一个独立单元；所述Via和上部金属层采用金属铝材料；所述Contact采用金属铝材料或铝合金材料；所述N为大约等于2的自然数。2.根据权利要求1所述的ESD器件串联电阻的电阻结构，其特征在于：所述多晶硅电阻为圆环状，对于同一层的上部金属层，将位于同一等势线上的金属连接在一起，间隔地位于电阻的等势线上。3.根据权利要...

【专利技术属性】
技术研发人员：李伊珂，李涅，
申请(专利权)人：清华四川能源互联网研究院，
类型：发明
国别省市：四川,51