用于WLCSP的垂直电感器制造技术

本发明专利技术的实施例包含微电子装置和形成微电子装置的方法。在实施例中，微电子装置包含半导体管芯和电耦合到半导体管芯的电感器。电感器可包含一个或多个导电线圈，其远离半导体管芯的表面延伸。在实施例中，每个导电线圈可包含多个迹线。例如，第一迹线和第三迹线可在第一介电层上方形成，以及第二迹线可在第二介电层上方和芯上方形成。穿透第二介电层的第一通孔可将第一迹线耦合到第二迹线，以及穿透第二介电层的第二通孔可将第二迹线耦合到第三迹线。

Vertical inductor for WLCSP

The embodiment of the present invention includes a microelectronic device and a method for forming a microelectronic device. In an example, the microelectronic device consists of a semiconductor tube core and an inductor that is electrically coupled to a semiconductor core. An inductor may contain one or more conductive coils, which are far away from the surface of the core of the semiconductor. In an example, each conductive coil may contain a number of traces. For example, the first and third traces can be formed above the first dielectric layer, and the second trace can be formed above the second dielectric layer and above the core. Through the first through hole of the second dielectric layer, the first trace can be coupled to the second trace line, and the second passes through the second dielectric layer can be coupled to the third trace line of the second traces.

【技术实现步骤摘要】
【国外来华专利技术】用于WLCSP的垂直电感器
本专利技术实施例一般涉及半导体装置的制造。尤其，本专利技术的实施例涉及用于半导体装置的电感器以及用于制造这样的装置的方法。
技术介绍
电感器是用于无线平台的RF电路的关键元件。一般而言，电感器在半导体芯片的表面上形成。然而，在芯片表面上形成电感器引起管芯中的电路与电感器之间不需要的耦合，并且减少半导体芯片上有价值的表面区域。因此，将芯片上电感器替换成集成到装置封装中的电感器是可期望的。在晶圆级别芯片尺寸封装（WLCSP）中，集成到封装中的电感器典型地是平面化电感器。在平面化电感器中，导电线圈的平面大体上平行于电感器所连接的半导体管芯的表面。由于装置封装并未延伸到WLCSP中半导体芯片的外周长之外，在WLCSP的封装中形成的平面化电感器具有相似于芯片上电感器的劣势。第一，在平面化电感器中，大部分磁通线贯穿半导体管芯的表面。由电感器形成的磁通线诱发耦合回电感器的涡电流，并且引起电感器的质量因子中不想要的减少。此外，平面化电感器的导电线圈位于靠近半导体管芯的表面。导电线圈到管芯表面的紧密贴近产生半导体管芯与电感器之间不合需要的电容性耦合。用于形成非平面化电感器的一种方式使用电线接合技术以形成电感器的导电线圈。然而，直接到半导体管芯的表面的电线接合线圈促使显著机械应力用于管芯表面。现代芯片技术在后端工序（BEOL）堆叠中使用低脆性和超低k介电质。在很多情况下，由电线接合破坏BEOL堆叠的风险被认为是过高的。附图说明图1A是根据本专利技术实施例，具有环绕芯而形成的电感器的微电子装置的截面图示。图1B是根据本专利技术实施例，具有环绕芯而形成的电感器以及具有与导电线圈的第一迹线和第三迹线接触的芯的微电子装置的截面图示。图1C是根据本专利技术实施例，具有带有环绕以及穿透芯而形成的导电线圈的电感器的微电子装置的截面图示。图1D是根据本专利技术实施例，具有环绕芯而形成的电感器以及具有在半导体管芯的后端工序堆叠中形成的电感器的部分的微电子装置的截面图示。图2A是根据本专利技术实施例，带有具有环绕芯而形成的多个导电线圈的电感器的微电子装置的平面视图图示。图2B是根据本专利技术实施例，带有具有环绕芯而形成的多个导电线圈的变压器的微电子装置的平面视图图示。图3A-3I是根据本专利技术实施例，可用于形成具有环绕芯而形成的电感器的微电子装置的加工操作的截面图示。图4A是根据本专利技术实施例，带有具有第一布线层的封装的电感器的微电子装置的截面图示。图4B是根据本专利技术实施例，带有具有第一布线层和第二布线层的封装的电感器的微电子装置的截面图示。图4C是根据本专利技术实施例，带有具有第一布线层并且附连到半导体上第一再分布层的封装的电感器的微电子装置的截面图示。图4D是根据本专利技术实施例，具有作为电线接合的电感器的封装的电感器的微电子装置的截面图示。图5A-5F是根据本专利技术实施例，可实现成形成电线接合的封装的电感器的加工操作的截面图示。图6是根据本专利技术实施例，包含具有形成的一个或多个电感器的一个或多个微电子装置的计算装置的概要图。具体实施方式本文描述了包含垂直定向的电感器的系统和形成这样的装置的方法。在下文描述中，将使用由本领域技术人员通常采用以传递其工作的本质到其他本领域技术人员的术语，来描述阐述性实现的各种方面。然而，对于本领域技术人员将会是明显的是，可仅采用某些描述的方面来实践本专利技术。出于解释的目的，陈述了具体数字、材料和配置以便提供对阐述性实现的透彻理解。然而，对本领域技术人员将会是明显的是，可在没有具体细节的情况下实践本专利技术。在其它实例中，众所周知的特征被省略或被简化，以便不使阐述性实现晦涩难懂。各种操作将以最有助于理解本专利技术的方式被依次地描述为多个离散的操作，然而，描述的顺序不应该被理解成意指这些操作是必然地依赖顺序的。尤其，这些操作不需要以展现的顺序来执行。本专利技术实施例包含微电子装置，其包含一个或多个垂直定向的电感器。如本文中使用，垂直定向的电感器是具有一个或多个导电线圈的电感器，该一个或多个导电线圈沿大体上并不平行于半导体管芯表面的平面而形成，其中电感器连接到该半导体管芯。例如，本专利技术实施例可包含具有一个或多个线圈的垂直定向的电感器，该一个或多个线圈沿大体上正交于半导体管芯表面的平面而形成，其中电感器连接到该半导体管芯。电感器的垂直定向与平面化电感器（诸如上文所述的那些平面化电感器）相比较，减少了贯穿半导体管芯的表面的磁通线。如此，半导体管芯中的涡电流被减少，以及电感器的质量因子得以提高。此外，与平面化电感器中分离电感器的导电线圈与半导体管芯的距离相比较，垂直定向增加了两个组件之间的距离。因此，相对于平面化电感器，减少了半导体管芯与电感器之间的电容性耦合。本专利技术实施例允许一个或多个垂直电感器的结合而不在实质上减少生产量或增加生产的成本。生产量实质上并未减少，因为用于形成电感器的加工操作已经被用于形成对于将焊料凸点连接到管芯表面上的接触所需的再分布层。例如，包含两个再分布层的微电子装置中，第一再分布层可用于导电线圈的底部部分，以及第二再分布层可用于导电线圈的顶部部分。由于形成垂直电感器所需的加工操作和材料已经可用于形成用于封装微电子装置的再分布层，因此当形成根据本专利技术实施例的垂直电感器时，不会有本质上对于成本的增加或在生产量中的降低。现参考图1A，根据本专利技术实施例，示出了微电子装置100的截面图示。微电子装置100可包含半导体管芯110。半导体管芯110可包含装置电路（未示出）。在一个实施例中，半导体管芯可以是使用块状硅或绝缘体上硅底座而形成的结晶衬底。在其它实现中，半导体管芯可使用备选材料而形成，该备选材料可以或可以不与硅组合，其包含但不限于：锗，锑化铟，碲化铅，砷化铟，磷化铟，砷化镓，砷化铟镓，锑化镓，或III-V族或IV族材料的其它组合。虽然在此描述可通过其形成衬底的材料的某些示例，但在可建立半导体装置时可充当为基础的任何材料落入本专利技术的范围内。微电子装置100可以是在较大衬底（诸如，例如晶圆）上形成的多个微电子装置中的一个。在实施例中，微电子装置可以是晶圆级别芯片尺寸封装（WLCSP）。在某些实施例中，在封装操作（诸如，例如一个或多个垂直定向的电感器的形成和/或一个或多个焊料凸点的附连）之后，微电子装置100可从晶圆分离。一个或多个接触112可在半导体管芯110的表面111上形成。接触112可包含一个或多个导电层。通过示例的方式，接触112可包含阻挡层、有机表面保护（OSP）层、金属层或其任何组合。接触112可提供到半导体管芯110内的有源装置电路（未示出）的电连接。接触112可每个通过后端工序（BEOL）堆叠（其包含低k介电材料和导电迹线的一个或多个交替层（未示出））电耦合到装置电路。本专利技术实施例包含每个电耦合到接触112的一个或多个焊料凸点160。焊料凸点160可通过一个或多个再分布层和导电通孔电耦合到接触112。在图1A中图示的实施例，焊料凸点160通过第一通孔114、第一再分布层116、第二通孔118和第二再分布层120电耦合到接触112。虽然图示的实施例包含两个再分布层，但是要理解的是本专利技术实施例不限于这样的配置，以及可包含一个或多个再分布层。根据实施例，第一和第二再分布层与第一和第二通孔可以是导电材料，诸如铜本文档来自技高网...

【技术保护点】
一种微电子装置，包括：半导体管芯；以及电耦合到所述半导体管芯的电感器，其中，所述电感器包含一个或多个导电线圈，所述一个或多个导电线圈远离所述半导体管芯的表面延伸。

【技术特征摘要】
【国外来华专利技术】1.一种微电子装置，包括：半导体管芯；以及电耦合到所述半导体管芯的电感器，其中，所述电感器包含一个或多个导电线圈，所述一个或多个导电线圈远离所述半导体管芯的表面延伸。2.如权利要求1所述的微电子装置，其中，所述一个或多个导电线圈环绕芯而形成。3.如权利要求2所述的微电子装置，其中，所述一个或多个导电线圈包括通过一个或多个通孔彼此电耦合的多个迹线。4.如权利要求3所述的微电子装置，其中，所述导电线圈中的所述多个迹线包括在第一介电层上方形成的第一迹线和第三迹线、以及在第二介电层上方和在所述芯上方形成的第二迹线，并且其中，穿透所述第二介电层的第一通孔将所述第一迹线耦合到所述第二迹线，以及穿透所述第二介电层的第二通孔将所述第二迹线耦合到所述第三迹线。5.如权利要求3所述的微电子装置，其中，第一迹线和第三迹线在第一介电层上方形成，以及第二迹线在所述芯上方形成，并且其中，穿透所述芯的第一通孔将所述第一迹线耦合到所述第二迹线，以及穿透所述芯的第二通孔将所述第二迹线耦合到所述第三迹线。6.如权利要求5所述的微电子装置，其中，所述第一通孔和所述第二通孔还穿透第二介电层而形成。7.如权利要求4所述的微电子装置，其中，所述芯的第一表面在所述第一迹线和所述第三迹线上方形成并且与所述第一迹线和所述第三迹线相接触，以及所述第二介电层在所述芯的第二表面和侧壁上方形成。8.如权利要求3所述的微电子装置，其中，所述导电线圈中的所述多个迹线包括在所述半导体管芯的后端工序堆叠中形成的第一迹线和第三迹线以及在第一介电层上方和在所述芯上方形成的第二迹线，并且其中，穿透所述第一介电层的第一通孔将所述第一迹线电耦合到所述第二迹线，以及穿透所述第一介电层的第二通孔将所述第二迹线电耦合到所述第三迹线。9.如权利要求2所述的微电子装置，其中，所述芯是磁性材料。10.如权利要求9所述的微电子装置，其中，所述芯是镍或钴。11.如权利要求9所述的微电子装置，其中，所述芯是复合材料。12.如权利要求11所述的微电子装置，其中，所述复合材料包含：包括环氧化物、聚酰亚胺、苯并环丁烯（BCB）的聚合物基质和包括铁氧化镍锌、铁氧化锰锌、镍、铁或钴的填充材料。13.如权利要求1所述的微电子装置，还包括与第一电感器互相交叉以形成变压器的第二电感器。14.如权利要求1所述的微电子装置，其中，所述电感器通过焊球电耦合到所述半导体管芯。15.如权利要求14所述的微电子装置，其中，所述电感器包括具有通过导电迹线彼此电耦合的第一通孔和第二通孔的介电层，并且其中，所述第一通孔和所述第二通孔电耦合到所述焊球。16.如权利要求15所述的微电子装置，其中，所述焊球耦合到在所述半导体管芯上形成的第一再分布线和第二再分布线。17.如权利要求14所述的微电子装置，其中，所述电感器包括具有通过第一导电迹线彼...

【专利技术属性】
技术研发人员：A沃尔特，T迈尔，G克诺布林格，
申请(专利权)人：英特尔IP公司，
类型：发明
国别省市：美国,US