利用自加热校准带隙基准电压温漂的集成电路制造技术

本实用新型专利技术公开了一种利用自加热校准带隙基准电压温漂的集成电路，包括带隙基准、模数转换器、第一、二、三、四开关；所述带隙基准分别通过第一、二开关与模数转换器连接，所述第三、四开关的一端连接至模数转换器，第三开关的另一端接VIP端，第四开关的另一端接VIN端；所述模数转换器分别通过第一、二开关连接至带隙基准内三极管结电压输出VBE1和VBE2。本实用新型专利技术所述的集成电路中，通过设置在带隙基准内部的三极管Q1和Q2正上方或者四周的加热电阻来实现快速的局部加热；结电压差VBE1‑VBE2和基准电压VREF分别通过内部的模数转换器和外部的测量仪器同时采集，因此不需要等待热平衡之后再进行测量，大大地节省了测量所需的时间，降低了校准的成本。

An integrated circuit using self heating to calibrate the bandgap reference voltage temperature drift

The utility model discloses a self heating calibration using integrated circuit bandgap reference voltage drift, including bandgap, ADC, first, second, third and four switches; the bandgap respectively by connecting the analog-to-digital converter and the first, second switch, one end of the third, fourth switch connected to the ADC, the other end is connected with the VIP end the third switch, the other end is connected with the VIN terminal of the fourth switch; the analog-to-digital converter respectively through first, second switch connected to the bandgap in transistor junction voltage output VBE1 and VBE2. The integrated circuit provided by the utility model, the heating resistance is above Q1 and Q2 or around by setting in the triode bandgap inside the tube to achieve rapid local heating; node voltage difference VBE1 VBE2 and VREF respectively reference voltage measuring instrument by the internal and external ADC acquisition at the same time, so there is no need to after waiting for the heat balance of measurement, greatly saves the time required for measurement, reduce calibration cost.

【技术实现步骤摘要】
利用自加热校准带隙基准电压温漂的集成电路
本技术涉及一种带隙基准电路，特别涉及一种利用自加热校准带隙基准电压温漂的集成电路及其方法。
技术介绍
带隙基准电路是一种用于产生恒定基准电压的电路，为集成电路内部的其他功能模块如模数转换器、数模转换器等电路提供高精度的基准电压。传统的带隙基准电路基于三极管的结电压实现，产生的基准电压可以用下面的公式表示，即：VREF＝α*VBE+β*ΔVBE其中，三极管的结电压VBE与温度成反比，结电压差ΔVBE与温度成正比，通过调整α系数和β系数，可以抵消正温度系数和负温度系数，得到基本不随温度变化的基准电压VREF。由于三极管的结电压VBE的温度系数在生产制造的不同批次之间的一致性比较差，同时封装的应力也会改变温度系数，因此，如果不对其进行校准，最终产生的基准电压的温漂会很大。传统的温漂校准方法需要采集多个温度点的电压值，同时，每个温度点的温度值都要等待热平衡之后才能测量，因此校准的时间很长，成本非常高。
技术实现思路
本技术的目的在于，提供一种利用自加热校准带隙基准电压温漂的集成电路及其方法，其采用交底成本的测试方案来降低基准电压的温漂。为实现上述目的，本技术采用的技术方案在于，一种利用自加热校准带隙基准电压温漂的集成电路，包括带隙基准、模数转换器、第一、二、三、四开关；所述带隙基准分别通过第一、二开关与模数转换器连接，所述第三、四开关的一端连接至模数转换器，第三开关的另一端接VIP端，第四开关的另一端接VIN端；所述模数转换器分别通过第一、二开关连接至带隙基准内三极管结电压输出VBE1和VBE2。作为优选，所述带隙基准包括三极管Q1～Q2、电阻R1～R3、电阻Rt1、运算放大器OPA，所述三极管Q1的发射集与电阻R1连接，三极管Q2的发射集上串联有电阻R3与电阻R2连接，电阻R1、R2分别与电阻Rt1的一端连接；所述电阻Rt1的另一端接至运算放大器OPA的输出端，所述运算放大器OPA的同相输入端与三极管Q1的发射集连接，其反向输入端接至电阻R2、R3之间。作为优选，所述电阻Rt1为可调电阻，通过可调电阻Rt1来补偿带隙基准的一阶温度系数。作为优选，所述运算放大器OPA为斩波型运算放大器，在具体应用中，一般情况下都采用常规的运算放大器，当对温漂系数要求比较高的情况下则可采用斩波型运算放大器来消除其失调引入的影响，当然也不限于上述的情况。作为优选，所述三极管Q1和Q2的版图采用四方交叉的布局方法，与三极管Q1和Q2连接的加热电阻分别位于三极管的正上方或者四周，通过物理结构来保证三极管Q1和Q2温度梯度的一致性，确保温度测量的精度。作为优选，所述带隙基准内部三极管Q1、Q2的结电压差，即VBE1-VBE2，通过模数转换器或者外部的测量仪器进行采集；所述基准电压VREF通过外部的测量仪器或者内部的模数转换器进行采集。一种利用自加热校准带隙基准电压温漂的方法，其特征在于，其电路部分包括带隙基准、模数转换器、第一、二、三、四开关，包括以下步骤：(1)在校准过程中，模数转换器断开第三、四开关，通过第一、二开关连接到带隙基准的三极管Q1、Q2的结电压输出VBE1和VBE2；(2)因带隙基准内部的三极管Q1和Q2的结电压差VBE1-VBE2与温度成正比，通过采集加热前后的结电压差VBE1-VBE2和基准电压VREF就可以计算得到基准电压VREF的一阶温漂系数，用于校准带隙基准自身的温漂。在步骤(2)中结电压差VBE1-VBE2和基准电压VREF分别通过内部的模数转换器和外部的测量仪器同时采集，因此不需要等待热平衡之后再进行测量，大大地节省了测量所需的时间，降低了校准的成本。由于自加热的过程中引入的大电流会在电源线或者地线造成较大的压降，影响测量精度，所述的集成电路加热后的参数是在自加热达到高于常温的温度时，关闭自加热的电流后测量得到的。本专利的校准电路及方法不仅校准精度高，而且大大降低了校准的成本。作为优选，在校准过程中，利用可调电阻Rt1来补偿带隙基准的一阶温漂系数。作为优选，带隙基准内部的三极管Q1和Q2的版图采用四方交叉的布局方法，通过对称的物理结构保证三极管Q1和Q2的温度梯度的一致性。作为优选，所述带隙基准采用围绕在内部三极管Q1和Q2正上方或者四周的电阻来实现快速的局部自加热，本专利中优选设置在内部三极管Q1和Q2正上方的电阻来实现快速的局部自加热。本技术的有益效果：本技术中的集成电路中，通过设置在带隙基准内部的三极管Q1和Q2正上方或者四周的加热电阻来实现快速的局部加热；结电压差VBE1-VBE2和基准电压VREF分别通过内部的模数转换器和外部的测量仪器同时采集，因此不需要等待热平衡之后再进行测量，大大地节省了测量所需的时间，降低了校准的成本。附图说明为了更清楚地说明本技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。图1为本技术的集成电路图；图2为带隙基准的电路原理图；图3为本技术三极管和加热电阻的版图；图4为本技术基准电压校准前后的温漂曲线；图5为本技术的采集波形图；图中：1.带隙基准，2.模数转换器，3.第一开关，4.第二开关，5.第三开关，6.第四开关。具体实施方式为了使本
的人员更好地理解本申请中的技术方案，下面将结合实施例对本申请中的技术方案进行清楚、完整地描述。如图1公开了一种利用自加热校准带隙基准电压温漂的集成电路，包括带隙基准1、模数转换器2、第一、二、三、四开关3-6；所述带隙基准1分别通过第一、二开关3和4与模数转换器2连接，所述第三、四开关5和6的一端连接至模数转换器2，第三开关5的另一端接VIP端，第四开关6的另一端接VIN端；所述模数转换器2分别通过第一、二开关3和4连接至带隙基准1内三极管结电压输出VBE1和VBE2。其校准方法如下：(1)在校准过程中，模数转换器2断开第三、四开关5和6，通过第一、二开关3和4连接到带隙基准1的三极管Q1、Q2的结电压输出VBE1和VBE2；(2)因带隙基准1内部的三极管Q1和Q2的结电压差VBE1-VBE2与温度成正比，通过采集加热前后的结电压差VBE1-VBE2和基准电压VREF就可以计算得到基准电压VREF的一阶温漂系数，用于校准带隙基准自身的温漂。在步骤(2)中结电压差VBE1-VBE2和基准电压VREF分别通过内部的模数转换器2和外部的测量仪器同时采集，因此不需要等待热平衡之后再进行测量，大大地节省了测量所需的时间，降低了校准的成本。由于自加热过程中引入的大电流会在电源线或者地线造成较大的压降，影响测量精度，所述的集成电路加热后的参数是在自加热达到高于常温的温度时，关闭自加热的电流后测量得到的。在一些对基准电压精度要求更高的应用场合中，为进一步减小温漂系数，还可以对高阶的温漂系数进行校准。所述带隙基准采用围绕在内部三极管Q1和Q2正上方或者四周的电阻来实现快速的局部自加热，本实施例中有限选择设置在内部三极管Q1和Q2正上方的电阻来实现快速的局部自加热。如图2所示，所述带隙基准1包括三极管Q1～Q2、电阻R1～R3、电阻Rt1、运算放大器OPA，所述三极管Q1的发射集与电阻R1连接，三极管Q2的发射集上串联有电阻R3本文档来自技高网...

【技术保护点】
一种利用自加热校准带隙基准电压温漂的集成电路，其特征在于，包括带隙基准(1)、模数转换器(2)、第一、二、三、四开关(3，4，5，6)；所述带隙基准(1)分别通过第一、二开关(3，4)与模数转换器(2)连接，所述第三、四开关(5，6)的一端连接至模数转换器(2)，第三开关(5)的另一端接VIP端，第四开关(5)的另一端接VIN端；所述模数转换器(2)分别通过第一、二开关(3，4)连接至带隙基准(1)内三极管结电压输出VBE1和VBE2。

【技术特征摘要】
1.一种利用自加热校准带隙基准电压温漂的集成电路，其特征在于，包括带隙基准(1)、模数转换器(2)、第一、二、三、四开关(3，4，5，6)；所述带隙基准(1)分别通过第一、二开关(3，4)与模数转换器(2)连接，所述第三、四开关(5，6)的一端连接至模数转换器(2)，第三开关(5)的另一端接VIP端，第四开关(5)的另一端接VIN端；所述模数转换器(2)分别通过第一、二开关(3，4)连接至带隙基准(1)内三极管结电压输出VBE1和VBE2。2.根据权利要求1所述的利用自加热校准带隙基准电压温漂的集成电路，其特征在于，所述带隙基准(1)包括三极管Q1～Q2、电阻R1～R3、电阻Rt1、运算放大器OPA，所述三极管Q1的发射集与电阻R1连接，三极管Q2的发射集上串联有电阻R3与电阻R2连接，电阻R1、R2分别与电阻Rt1的一端连接；所述电阻Rt1的另一端接至运算放大器OPA的输出端，...

【专利技术属性】
技术研发人员：陈奇辉，盛云，叶健，
申请(专利权)人：苏州纳芯微电子股份有限公司，
类型：新型
国别省市：江苏,32