半导体器件、排液头基板、排液头以及排液设备制造技术

本发明专利技术公开了半导体器件、排液头基板、排液头以及排液设备。一种半导体器件，包括连接到具有第一电位的端子的晶体管、连接在晶体管和具有不同于第一电位的第二电位的端子之间的反熔丝元件，以及与反熔丝元件并联连接的电阻器元件。晶体管和反熔丝元件之间的电气路径的长度小于晶体管和电阻器元件之间的电气路径的长度。

【技术实现步骤摘要】
半导体器件、排液头基板、排液头以及排液设备
本公开涉及包括具有金属氧化物半导体(MOS)结构的反熔丝元件的半导体器件、排液头基板、排液头以及排液设备。
技术介绍
近年来，在半导体器件中已经采用了用于在产品完成之后记录产品唯一信息(诸如芯片标识(ID)和设定参数)的一次性可编程(OTP)存储器。有两种类型的OTP存储器可用。一种使用熔丝元件，另一种使用反熔丝元件。日本专利申请公开No.2014-58130讨论了具有采用反熔丝元件的配置的常规技术。
技术实现思路
根据本公开的一方面的半导体器件，包括：连接到具有第一电位的端子的晶体管、连接在晶体管和具有不同于第一电位的第二电位的端子之间的反熔丝元件以及与反熔丝元件并联连接在晶体管和具有第二电位的端子之间的电阻器元件。晶体管和反熔丝元件之间的电气路径的长度小于晶体管和电阻器元件之间的电气路径的长度。根据本公开的另一方面的半导体器件，包括：连接到具有第一电位的端子的晶体管、连接在晶体管和具有不同于第一电位的第二电位的端子之间的反熔丝元件，以及与反熔丝元件并联连接在晶体管和具有第二电位的端子之间的电阻器元件。晶体管、反熔丝元件和电阻器元件布置在半导体基板上。在其中布置有晶体管、反熔丝元件和电阻器元件的半导体基板的表面的平面图中，晶体管和反熔丝元件之间的距离小于晶体管和电阻器元件之间的距离。根据本专利技术的还有另一方面的半导体器件，包括：连接到具有第一电位的端子的晶体管、连接在晶体管和具有不同于第一电位的第二电位的端子之间的反熔丝元件，以及与反熔丝元件并联连接在晶体管和具有第二电位的端子之间的电阻器元件。用于连接晶体管和反熔丝元件的布线的电阻小于用于连接晶体管和电阻器元件的布线的电阻。从以下参照附图对示例性实施例的描述，本公开的其他特征将变得清楚。附图说明图1是例示根据第一示例性实施例的半导体器件的电路配置的图。图2是例示根据第一示例性实施例的半导体器件的电路配置的图。图3是包括半导体器件的排液头基板的一部分的平面图。图4是排液头基板的一部分的示意性横截面视图。图5是排液头基板的示意性平面图。图6是例示根据第二示例性实施例的排液头基板中的布置的示例的图。图7是例示根据第二示例性实施例的排液头基板的电路配置的示例的图。图8是例示根据第二示例性实施例的排液头基板中的布置的示例的图。图9A-图9D是例示根据第三示例性实施例的排液设备的图。具体实施方式在日本专利申请公开No.2014-58130中讨论的半导体器件包括反熔丝元件、晶体管以及与反熔丝元件并联连接的电阻器元件。这种半导体器件由于元件之间的布线中的寄生电阻而具有读取被写入反熔丝元件的信息的准确度发生劣化的风险。日本专利申请公开No.2014-58130中没有提到这种风险。下面描述第一示例性实施例。图1例示了在信息被写入反熔丝元件之前的状态下的根据本示例性实施例的半导体器件的电路配置的示例。根据本示例性实施例的半导体器件包括存储器单元10和电源端子A(第二电位端子)。存储器单元10包括晶体管MP1、晶体管MN1、晶体管MD1、反熔丝元件11和电阻器元件Rp(电阻器)。根据本示例性实施例的反熔丝元件11具有由于写入信息的操作而变化的电阻。更具体而言，反熔丝元件11在信息被写入之前具有大电阻。例如，在信息被写入之前，反熔丝元件11用作电容器元件Ca。图1例示了在信息被写入反熔丝元件11之前的状态，因此反熔丝元件11也用Ca表示。当信息被写入时，反熔丝元件11的电阻减小，于是反熔丝元件11用作电阻器元件。图2例示了在信息已经被写入反熔丝元件11之后的状态下的半导体器件。利用这种配置，可以基于反熔丝元件11的电阻的改变来读取被写入反熔丝元件11的信息。图1和图2中的晶体管MP1和晶体管MN1分别是P型晶体管和N型晶体管。控制信号Sig被输入到晶体管MP1和晶体管MN1的栅极。电源电压VDD被供给晶体管MP1的源极端子和漏极端子之一以及背栅极。另一个端子连接到晶体管MN1的源极端子和漏极端子之一以及晶体管MD1的栅极。晶体管MN1的另一个端子和背栅极连接到接地布线GND。晶体管MP1和晶体管MN1形成逻辑电路。形成逻辑电路的晶体管MP1和晶体管MN1可以相比充当高击穿电压晶体管的晶体管MD1具有更低的击穿电压。包括这种低击穿电压晶体管的逻辑电路能够以更高的速度工作。作为高击穿电压晶体管的晶体管MD1控制施加到反熔丝元件11的电压。例如，晶体管MD1可以是n沟道金属氧化物半导体(MOS)(NMOS)晶体管。高击穿电压晶体管是相比用于逻辑电路的晶体管(诸如晶体管MP1或晶体管MN1)具有更高的击穿电压的晶体管。反熔丝元件11经由晶体管MD1连接到具有第一电位的电源端子B(第一电位端子)。反熔丝元件11的示例包括具有MOS结构的反熔丝元件。电阻器元件Rp经由晶体管MD1连接到具有第一电位的电源端子B，并且与反熔丝元件11并联连接。反熔丝元件11和电阻器元件Rp连接到具有与第一电位不同的第二电位的电源端子A。电源端子A和电源端子B是用于电连接存储器单元10和外部元件的焊盘，并且是用于向反熔丝元件11施加电压的端子。例如，电源端子B的电位与接地电位对应，而电源端子A的电位与为写入信息而施加的高电压VH(例如，32V)对应。在图1中，晶体管MD1直接连接到电源端子B，并且反熔丝元件11直接连接到电源端子A。可替代地，每个连接可以在其中设置有不同的电气元件的情况下建立，只要不损害本示例性实施例中描述的功能即可。更具体而言，晶体管MD1的源极端子和漏极端子之一连接到反熔丝元件11的一个端子和电阻器元件Rp的一个端子。晶体管MD1的另一个端子经由节点N1和接地布线GND连接到具有接地电位的电源端子B。反熔丝元件11的另一个端子经由节点N2连接到电阻器元件Rp的另一个端子和电源端子A。晶体管MD1的示例包括NMOS晶体管。与反熔丝元件11并联设置的电阻器元件Rp使充当反熔丝元件11的电容器元件Ca的一个端子和另一个端子在晶体管MD1关断时具有大致相同的电位。晶体管MD1和反熔丝元件11之间的电气路径具有作为寄生电阻的电阻R1。晶体管MD1和电阻器元件Rp之间的电气路径具有作为寄生电阻的电阻R2。在本说明书中，可以获得作为一般的直流(DC)电阻的电阻值。描述用于将信息写入半导体器件的操作。当信息被写入反熔丝元件11时，处于低电平的信号(例如，处于接地电位的信号)被输入作为控制信号Sig，以导通晶体管MD1。因此，高电压VH被施加到反熔丝元件11的栅极绝缘膜。因此，发生反熔丝元件11的栅极绝缘膜的介电击穿，由此反熔丝元件11的栅极与半导体基板110之间的电阻值大幅度下降。换句话说，在写入之前充当电容器元件Ca的反熔丝元件11在写入之后充当电阻器元件。以这种方式，信息被写入反熔丝元件11。接下来，描述为进行读取而执行的操作。将低电平信号(例如，处于接地电位的信号)作为对应于要从其读取信息的反熔丝元件11的控制信号Sig输入，以导通晶体管MD1。可以通过从外部连接端子测量反熔丝元件的电阻来确定信息是否已经被写入反熔丝元件11。例如，经由电源端子A从外部施加电流到反熔丝元件11，并且监控电源端子A处的电压。当反熔丝元件11是电容器元件Ca时，因为信本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，包括：晶体管，连接到具有第一电位的端子；反熔丝元件，串联连接在所述晶体管和具有不同于所述第一电位的第二电位的端子之间；以及电阻器元件，与所述反熔丝元件并联连接在所述晶体管和具有所述第二电位的端子之间，其中所述晶体管和所述反熔丝元件之间的电气路径的长度小于所述晶体管和所述电阻器元件之间的电气路径的长度。

【技术特征摘要】
2016.08.31 JP 2016-1696181.一种半导体器件，其特征在于，包括：晶体管，连接到具有第一电位的端子；反熔丝元件，串联连接在所述晶体管和具有不同于所述第一电位的第二电位的端子之间；以及电阻器元件，与所述反熔丝元件并联连接在所述晶体管和具有所述第二电位的端子之间，其中所述晶体管和所述反熔丝元件之间的电气路径的长度小于所述晶体管和所述电阻器元件之间的电气路径的长度。2.根据权利要求1所述的半导体器件，其中所述晶体管的沟道形成区在半导体基板中形成，以及其中所述电阻器元件包括在所述半导体基板中形成的半导体区。3.根据权利要求1所述的半导体器件，其中所述反熔丝元件具有MOS结构并且被配置为使得信息通过栅极绝缘膜的介电击穿来写入。4.一种排液头基板，其特征在于，包括：多个排出元件，被配置为排出液体；控制电路，电连接到所述多个排出元件；以及根据权利要求1所述的半导体器件，电连接到所述控制电路。5.根据权利要求4所述的排液头基板，其中所述多个排出元件布置在第一方向上。6.根据权利要求5所述的排液头基板，其中所述电阻器元件具有纵向方向在与所述第一方向交叉的第二方向上延伸的形状。7.根据权利要求4所述的排液头基板，其中所述排出元件是加热器。8.一种半导体器件，其特征在于，包括：晶体管，连接到具有第一电位的端子；反熔丝元件，连接在所述晶体管和具有不同于所述第一电位的第二电位的端子之间；以及电阻器元件，与所述反熔丝元件并联连接在所述晶体管和具有所述第二电位的端子之间，其中所述晶体管、所述反熔丝元件和所述电阻器元件布置在半导体基板上，其中，在其中布置有所述晶体管、所述反熔丝元件和所述电阻器元件的所述半导体基板的表面的平面图中，所述晶体管和所述反熔丝元件之间的距离小于所述晶体管和所述电阻器元件之间的距离，以及其中所述晶体管、所述反熔丝元件和所述电阻器元件布置在所述半导体基板的所述表面上。9.根据权利要求8所述的半导体器件，其中用于连接所述晶体管和所述反熔丝元件的布线的长度小于用于连接所述晶体管和所述电阻器元件的布线的长度。10.根据权利要求8所述的半导体器件，其中所述晶体管的沟道形成区在所述半导体基板中形成，以及其中所述电阻器元件包括在所述半导体基板中形成的半导体区。11.根据权利要求8所述的半导体器件，其中所述反熔丝元件具有MOS结构并且被配置为使得信息...

【专利技术属性】
技术研发人员：藤井一成，根岸俊雄，
申请(专利权)人：佳能株式会社，
类型：发明
国别省市：日本,JP