具有升压能力的微型反熔丝电路的内存系统技术方案

本发明专利技术公开了一种内存系统，包括控制模块、反熔丝电压产生器、数组电压产生器以及内存数组。控制模块用以根据内存控制数据信号，输出多个控制信号。反熔丝电压产生器用以根据控制信号以及驱动电压，输出反熔丝控制信号至内存数组。数组电压产生器用以根据控制信号，输出选择信号及接续控制信号至内存数组。内存数组耦接于控制模块、反熔丝电压产生器、数组电压产生器，用以根据控制信号、反熔丝控制信号、选择信号及接续控制信号存取数据。

The memory system of a miniature reverse fuse circuit with a boost capacity

The invention discloses a memory system, which includes a control module, an anti fuse voltage generator, an array voltage generator and an array of memory. The control module is used to control data signals based on memory and output multiple control signals. The anti fuse voltage generator is used to output the anti fuse control signal to the memory array according to the control signal and the driving voltage. The array voltage generator is used to output the selected signal and the continuous control signal to the memory array according to the control signal. The memory array is coupled to the control module, the anti fuse voltage generator, and the array voltage generator, which are used to access data according to the control signal, the anti fuse control signal, the selected signal and the continuous control signal.

【技术实现步骤摘要】
具有升压能力的微型反熔丝电路的内存系统
本专利技术涉及一种内存系统，特别是涉及一种具有升压能力的微型反熔丝电路的内存系统。
技术介绍
非挥发性内存(Non-VolatileMemory，NVM)是一种在没有电力供应至内存区块的情况下，仍然能够维持原本储存的数据的内存。非挥发性内存可应用于许多设备，例如磁性装置、光盘片、闪存或是其它半导体的记忆装置。非挥发性内存可分为电子式寻址系统(ElectricallyAddressedSystems)的内存，例如只读存储器(Read-OnlyMemory)，以及机械式寻址系统(MechanicallyAddressedSystems)的内存，例如硬盘、光盘、磁带等装置。并且，非挥发性内存不需要将本身储存的数据做周期性地更新。因此，非挥发性内存常被用来当成备份数据的装置或是能长时间储存数据的装置。随着科技日新月异，巨量数据的存取将需要更大容量以及更高密度的非挥发性内存。因此，用来驱动非挥发性内存执行写入或是读取操作的电路，其电路尺寸也会增加。例如，当非挥发性内存是一种具有反熔丝(Antifuse)结构的内存时，非挥发性内存在写入操作时会使用击穿(Ruptured)程序。因此，驱动具有反熔丝结构的内存执行击穿程序所用的反熔丝电路，其电路面积也会随着内存的密度变大而增加。因此，因为驱动内存所用的电路尺寸的限制，这些驱动电路(反熔丝电路)在内存芯片或是电路板上的位置将无法被优化，因此将导致内存的驱动效率以及设计弹性降低。
技术实现思路
本专利技术实施例提出一种内存系统，包括控制模块、反熔丝电压产生器、数组电压产生器及内存数组。控制模块包括输入端、第一输出端、第二输出端、第三输出端及第四输出端。输入端用以接收内存控制数据信号，第一输出端用以输出第一控制信号，第二输出端用以输出第二控制信号，第三输出端用以输出第三控制信号，第四输出端用以输出第四控制信号。反熔丝电压产生器包括第一输入端、第二输入端及输出端。第一输入端耦接于控制模块的第二输出端，用以接收第二控制信号。第二输入端用以接收驱动电压，输出端用以输出反熔丝控制信号。数组电压产生器包括第一输入端、第二输入端、第一输出端及第二输出端。第一输入端耦接于控制模块的第三输出端，用以接收第三控制信号。第二输入端用以接收驱动电压，第一输出端用以输出选择信号，第二输出端用以输出接续控制信号。内存数组耦接于控制模块、反熔丝电压产生器及数组电压产生器，用以根据第一控制信号、反熔丝控制信号、选择信号及接续控制信号存取数据。第一控制信号包括内存数组的地址信息。附图说明图1是本专利技术的内存系统的实施例的方块图。图2是图1的内存系统内的内存单元的架构图。图3是图1的内存系统内的内存数组，配置多个内存单元的示意图。图4是图1的内存系统内的反熔丝电压产生器的架构图。图5是图4的反熔丝电压产生器，在读取操作期间内的示意图。图6是图4的反熔丝电压产生器，在写入操作期间内的示意图。图7是图6的反熔丝电压产生器，在闸极信号为下拉状态时，各晶体管端点的电压示意图。图8是图6的反熔丝电压产生器，在闸极信号为上拉状态时，各晶体管端点的电压示意图。图9是图1的内存系统内的另一实施例的反熔丝电压产生器，在写入操作期间内的示意图。图10是图9的反熔丝电压产生器，在闸极信号为下拉状态时，各晶体管端点的电压示意图。图11是图9的反熔丝电压产生器，在闸极信号为上拉状态时，各晶体管端点的电压示意图。图12是本专利技术的内存系统的另一实施例的方块图。其中，附图标记说明如下：100内存系统10控制模块11反熔丝电压产生器12数组电压产生器13内存数组14感测放大器15功率转换器MCDS内存控制数据信号VDDIN驱动电压AS第一控制信号BST第二控制信号C3第三控制信号C4第四控制信号AF反熔丝控制信号SL选择信号FL接续控制信号PST写入选择晶体管FLT接续闸极晶体管AFE反熔丝组件RST读取选择晶体管RT读取晶体管WLP字符线写入信号BLP位线写入信号WLR字符线读取信号BLR位线读取信号RC读取电路IREAD读取电流A、B、K及VZRD节点MC1、MC2、MC3及MC4内存单元ZBST反向信号VSS第二电压CLK频率信号ROSC振荡器VBOOST倍压器LC逻辑电路G闸极信号T1、T2、T3及T4晶体管IVC1、IVC2及ILC电流S1、S2及S3时间区间具体实施方式图1为内存系统100的方块图。内存系统100包括控制模块10、反熔丝电压产生器11、数组电压产生器12、内存数组13以及感测放大器14。控制模块10包括输入端、第一输出端、第二输出端、第三输出端及第四输出端。输入端用以接收内存控制数据信号MCDS。内存控制数据信号MCDS可为由内存系统100的外部输入，且带有内存系统100所有控制信息的信号。例如，内存控制数据信号MCDS可包括内存数组13的地址信息、所有设定参数的信息、驱动信息以及操作模式信息。内存控制数据信号MCDS也可为用户自定义的控制数据信号。第一输出端用以输出第一控制信号AS。第一控制信号AS可包括内存数组13的地址信息，因此内存数组13可以根据第一控制信号AS致能特定位置的内存单元。第二输出端用以输出第二控制信号BST。第三输出端用以输出第三控制信号C3。第四输出端用以输出第四控制信号C4。反熔丝电压产生器11包括第一输入端、第二输入端以及输出端。第一输入端耦接于控制模块10的第二输出端，用以接收第二控制信号BST。第二输入端用以接收驱动电压VDDIN。输出端用以输出反熔丝控制信号AF。数组电压产生器12包括第一输入端、第二输入端、第一输出端及第二输入端。第一输入端耦接于控制模块10的第三输出端，用以接收第三控制信号C3。第二输入端用以接收驱动电压VDDIN。第一输出端用以输出选择信号SL。第二输出端用以输出接续控制信号FL。内存数组13耦接于控制模块10、反熔丝电压产生器11以及数组电压产生器12，用以根据第一控制信号AS、反熔丝控制信号AF、选择信号SL及接续控制信号FL存取数据。并且，内存数组13可为非挥发性内存，内存数组13包括了许多内存单元。每一个内存单元可执行读取和写入的操作。此外，感测放大器14耦接于控制模块10的第四输出端及内存数组13，用以接收第四控制信号C4，并根据第四控制信号C4侦测内存数组13内的位线电流。感测放大器14还会将位线电流与一个预定的参考电流进行比较，以判断位线电流是否足够大。于后文中，内存数组13内的内存单元的架构，以及内存单元执行读取和写入的操作原理将描述于下。图2为内存系统100内的内存单元MC1的架构图。内存单元MC1可为四个晶体管及一个变容器(4Transistorsand1Varactor，4T1V)结构的内存单元。精确地说，内存单元MC1包括写入选择晶体管PST、接续闸极晶体管FLT、反熔丝组件AFE以及读取电路RC。写入选择晶体管PST包括第一端，第二端，以及控制端。第二端用以接收位线写入信号BLP，控制端用以接收字符线写入信号WLP。接续闸极晶体管FLT包括第一端、第二端及控制端。第二端耦接于写入选择晶体管PST的第一端，控制端用以接收接续控制信号FL。反熔丝组件AFE包括第一端及第二端。第一端用以接收反熔丝本文档来自技高网...

【技术保护点】
一种内存系统，其特征在于，包括：控制模块，包括：输入端，用以接收内存控制数据信号；第一输出端，用以输出第一控制信号；第二输出端，用以输出第二控制信号；第三输出端，用以输出第三控制信号；及第四输出端，用以输出第四控制信号；反熔丝电压产生器，包括：第一输入端，耦接于所述控制模块的所述第二输出端，用以接收所述第二控制信号；第二输入端，用以接收驱动电压；及输出端，用以输出反熔丝控制信号；数组电压产生器，包括：第一输入端，耦接于所述控制模块的所述第三输出端，用以接收所述第三控制信号；第二输入端，用以接收所述驱动电压；第一输出端，用以输出选择信号；及第二输出端，用以输出接续控制信号；及内存数组，耦接于所述控制模块、所述反熔丝电压产生器及所述数组电压产生器，用以根据所述第一控制信号、所述反熔丝控制信号、所述选择信号及所述接续控制信号存取数据；其中所述第一控制信号包括所述内存数组的地址信息。

【技术特征摘要】
2016.08.11 US 15/233,9701.一种内存系统，其特征在于，包括：控制模块，包括：输入端，用以接收内存控制数据信号；第一输出端，用以输出第一控制信号；第二输出端，用以输出第二控制信号；第三输出端，用以输出第三控制信号；及第四输出端，用以输出第四控制信号；反熔丝电压产生器，包括：第一输入端，耦接于所述控制模块的所述第二输出端，用以接收所述第二控制信号；第二输入端，用以接收驱动电压；及输出端，用以输出反熔丝控制信号；数组电压产生器，包括：第一输入端，耦接于所述控制模块的所述第三输出端，用以接收所述第三控制信号；第二输入端，用以接收所述驱动电压；第一输出端，用以输出选择信号；及第二输出端，用以输出接续控制信号；及内存数组，耦接于所述控制模块、所述反熔丝电压产生器及所述数组电压产生器，用以根据所述第一控制信号、所述反熔丝控制信号、所述选择信号及所述接续控制信号存取数据；其中所述第一控制信号包括所述内存数组的地址信息。2.如权利要求1所述的内存系统，其特征在于，还包括感测放大器，耦接于所述控制模块的所述第四输出端及所述内存数组，用以根据所述第四控制信号侦测所述内存数组内的位线电流，并比较所述位线电流与参考电流的大小。3.如权利要求1所述的内存系统，其特征在于，所述内存数组包括多个内存单元，且每一个内存单元包括：写入选择晶体管，包括：第一端；第二端，用以接收位线写入信号；及控制端，用以接收字符线写入信号；接续闸极晶体管，包括：第一端；第二端，耦接于所述写入选择晶体管的所述第一端；及控制端，用以接收所述接续控制信号；反熔丝组件，包括：第一端，用以接收所述反熔丝控制信号；及第二端，耦接于所述接续闸极晶体管的所述第一端；及读取电路，耦接于所述接续闸极晶体管的所述第二端，用以在所述内存单元的读取操作期间内，根据位线读取信号、字符线读取信号及所述选择信号形成读取电流。4.如权利要求3所述的内存系统，其特征在于，所述反熔丝组件是变容器。5.如权利要求3所述的内存系统，其特征在于，所述接续闸极晶体管是以原生性半导体组件、短信道半导体组件或变容器实作。6.如权利要求3所述的内存系统，其特征在于，所述读取电路包括：读取晶体管，包括：第一端，用以接收所述选择信号；第二端；及控制端，耦接于所述接续闸极晶体管的所述第二端；及读取选择晶体管，包括：第一端，耦接于所述读取晶体管的所述第二端；第二端，用以接收所述位线读取信号；及控制端，用以接收所述字符线读取信号。7.如权利要求6所述的内存系统，其特征在于，所述每一个内存单元在所述读取操作期间内，所述位线写入信号的电压是第二电压，所述字符线写入信号的电压由第一电压变为所述第二电压，所述接续控制信号的电压是所述第一电压，所述反熔丝控制信号的电压是所述第一电压，所述选择信号的电压是所述第二电压，且所述第一电压大于所述第二电压。8.如权利要求6所述的内存系统，其特征在于，所述每一个内存单元在写入操作期间内，所述位线写入信号的电压是第二电压，所述字符线写入信号的电压是第一电压，所述接续控制信号的电压在所述第一电压与第三电压间，所述反熔丝控制信号的电压是所述第三电压，所述位线读取信号的电压是所述第一电压，所述选择信号的电压是所述第一电压，且所述第一电压大于所述第二电压，及所述第三电压大于所述第一电压。9.如权利要求1所述的内存系统，其特征在于，所述反熔丝电压产生器还包括：振荡器，包括：第一输入端，用以接收所述第二控制信号；第二输入端，用以接收所述驱动电压；第三输入端，用以接收第二电压；及输出端，用以输出频率信号；倍压器，包括：第一输入端，用以接收所述驱动电压；第二输入端，用以接收所述第二电压；第三输入端，耦接于所述振荡器的所述输出端，用以接收所述频率信号；及输出端，用以在写入操作期间内输出所述反熔丝控制信号；第一晶体管，包括：第一端，用以接收所述第二电压；第二端；及控制端，用以接收所述第二控制信号的反向信号；第二晶体管，包括：第一端，耦接于所述第一晶体管的所述第二端；第二端，耦接于所述倍压器的所述输出端；及控制端，用以根据所述第二控制信号，接收逻辑电路产生的闸极信号；及第三晶体管，包括：第一端，用以接收所述驱动电压；第二端，耦接于所...

【专利技术属性】
技术研发人员：廖纬武，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：中国台湾,71