有界栅极的硅控整流器制造技术

一种有界栅极的硅控整流器，包含基板、N型井区、P型井区、第一和第二N型半导体区、第一和第二P型半导体区、以及第三半导体区。N型井区与P型井区配置于基板之中，第一N型半导体区与第二P型半导体区配置于N型井区之中，且连接至阳极端，第一P型半导体区与第二N型半导体区配置于P型井区之中，且连接至阴极端。第二N型半导体区与第二P型半导体区介于第一N型半导体区与第一P型半导体区之间，第三半导体区介于第二N型半导体区与第二P型半导体区之间。本发明专利技术透过将硅控整流器结合栅极结构与深沟渠隔离槽，控制闩锁现象的产生，通过降低阳极端与阴极端之间的等效距离，兼顾硅控整流器于电路设计中闩锁现象的控制与静电防护功能的维持。

【技术实现步骤摘要】
有界栅极的硅控整流器
本专利技术是关于一种静电防护元件，特别是关于一种有界栅极的硅控整流器。
技术介绍
随着集成电路(IntegratedCircuit，IC)中的晶体管尺寸日渐缩小，静电放电(ElectrostaticDischarge，ESD)所造成的元件损坏的问题逐渐被重视。寄生PNP与NPN双载子接面晶体管构成的硅控整流器(SiliconControlledRectifier，SCR)为目前常用的静电放电保护元件，相较于其他静电防护元件，硅控整流器具有较低的保持电压(holdingvoltage)，可以在较小的布局面积内，承受较大的静电放电能量，却也导致硅控整流器在正常电路运作下，容易无预警的产生闩锁(latchup)现象，此闩锁现象可能导致集成电路无法运作或损坏。因此，如何在追求静电放电防护的同时，避免闩锁现象的产生，对于硅控整流器的设计是一大难题。
技术实现思路
本专利技术揭露的一方面是关于一种有界栅极的硅控整流器。有界栅极的硅控整流器包含基板、N型井区、P型井区、第一N型半导体区、第一P型半导体区、第二N型半导体区、第二P型半导体区以及第三半导体区。N型井区与P型井区皆配置于基板之中，且N型井区与P型井区之间存在一接面，第一N型半导体区连接至第一接脚，且第一N型半导体区配置于N型井区之中，第一P型半导体区连接至第二接脚，且第一P型半导体区配置于P型井区之中，第二N型半导体区连接至第二接脚，且第二N型半导体区配置于P型井区之中，介于第一N型半导体区与第一P型半导体区之间，第二P型半导体区连接至第一接脚，且第二P型半导体区配置于N型井区之中，介于第一N型半导体区与第一P型半导体区之间，第三半导体区介于第二N型半导体区与第二P型半导体区之间。其中，第一接脚与第二接脚分别连接至阳极端与阴极端。在一个或多个实施方式中，有界栅极的硅控整流器还包含第一栅极结构与第二栅极结构。第一栅极结构连接至第三接脚，第一栅极结构配置于第二P型半导体区与第三半导体区的区间之上。第二栅极结构连接至第四接脚，第二栅极结构配置于第二N型半导体区与第三半导体区的区间之上，且N型井区与P型井区的接面位于第二栅极结构之下。第三接脚连接至阳极端或第一触发器元件，第四接脚连接至阴极端或第二触发器元件，基板为P型基板。第三半导体区为P型半导体区，配置于N型井区之中。在一个或多个实施方式中，有界栅极的硅控整流器还包含第一深沟渠隔离槽、第二深沟渠隔离槽、第三深沟渠隔离槽以及第四深沟渠隔离槽。第一深沟渠隔离槽介于基板与第一N型半导体区之间，配置于基板与N型井区的接面处。第二深沟渠隔离槽介于基板与第一P型半导体区之间，配置于基板与该P型井区的接面处。第三深沟渠隔离槽介于第一N型半导体区与第二P型半导体区之间，配置于N型井区之中。第四深沟渠隔离槽介于第二N型半导体区与第一P型半导体区之间，配置于P型井区之中。在一个或多个实施方式中，有界栅极的硅控整流器还包含第一栅极结构与第二栅极结构。第一栅极结构连接至第三接脚，第一栅极结构配置于第二P型半导体区与第三半导体区的区间之上，且N型井区与P型井区的接面位于第一栅极结构之下。第二栅极结构连接至第四接脚，第二栅极结构配置于第二N型半导体区与第三半导体区的区间之上。第三接脚连接至阳极端或第一触发器元件，第四接脚连接至阴极端或第二触发器元件，基板为P型基板。第三半导体区为N型半导体区，配置于P型井区之中。在一个或多个实施方式中，有界栅极的硅控整流器还包含第一深沟渠隔离槽、第二深沟渠隔离槽、第三深沟渠隔离槽以及第四深沟渠隔离槽。第一深沟渠隔离槽介于基板与第一N型半导体区之间，配置于基板与N型井区的接面处。第二深沟渠隔离槽介于基板与第一P型半导体区之间，配置于基板与P型井区的接面处。第三深沟渠隔离槽介于第一N型半导体区与第二P型半导体区之间，配置于N型井区之中。第四深沟渠隔离槽介于第二N型半导体区与第一P型半导体区之间，配置于P型井区之中。在一个或多个实施方式中，有界栅极的硅控整流器还包含第一栅极结构与第二栅极结构。第一栅极结构连接至第三接脚，第一栅极结构配置于第二P型半导体区与第三半导体区的区间之上。第二栅极结构连接至第四接脚，第二栅极结构配置于第二N型半导体区与第三半导体区的区间之上，且N型井区与P型井区的接面位于第二栅极结构之下。第三接脚连接至阳极端或第一触发器元件，第四接脚连接至阴极端或第二触发器元件，基板为P型基板，第三半导体区为P型半导体区，配置于N型井区之中。在一个或多个实施方式中，有界栅极的硅控整流器还包含第三栅极结构、第一深沟渠隔离槽、第二深沟渠隔离槽以及第三深沟渠隔离槽。第三栅极结构连接至第二接脚，第三栅极结构配置于第二N型半导体区与第一P型半导体区的区间之上。第一深沟渠隔离槽介于基板与第一N型半导体区之间，且配置于基板与N型井区的接面处。第二深沟渠隔离槽介于基板与第一P型半导体区之间，且配置于基板与P型井区的接面处。第三深沟渠隔离槽介于第一N型半导体区与第二P型半导体区之间，且配置于N型井区之中。在一个或多个实施方式中，有界栅极的硅控整流器还包含第一栅极结构与第二栅极结构。第一栅极结构连接至第三接脚，第一栅极结构配置于第二P型半导体区与第三半导体区的区间之上，且N型井区与P型井区的接面位于第一栅极结构之下。第二栅极结构连接至第四接脚，第二栅极结构配置于第二N型半导体区与第三半导体区的区间之上。第三接脚连接至阳极端或第一触发器元件，第四接脚连接至阴极端或第二触发器元件，基板为P型基板。第三半导体区为N型半导体区，配置于P型井区之中。在一个或多个实施方式中，有界栅极的硅控整流器还包含第三栅极结构、第一深沟渠隔离槽、第二深沟渠隔离槽以及第三深沟渠隔离槽。第三栅极结构连接至第一接脚，第三栅极结构配置于第一N型半导体区与第二P型半导体区的区间之上。第一深沟渠隔离槽介于基板与第一N型半导体区之间，且配置于基板与N型井区的接面处。第二深沟渠隔离槽介于基板与第一P型半导体区之间，且配置于基板与P型井区的接面处。第三深沟渠隔离槽介于第二N型半导体区与第一P型半导体区之间，配置于P型井区之中。综上所述，本专利技术的技术方案与现有技术相比具有明显的优点和有益效果。通过上述技术方案，可达到相当的技术进步，并具有产业上的广泛利用价值，本专利技术所揭示的有界栅极的硅控整流器透过将硅控整流器结合栅极结构与深沟渠隔离槽，从而控制闩锁现象的产生，并通过将N型井区中的第一N型半导区与第二P型半导区连接至阳极端，P型井区中的第一P型半导区与第二N型半导区连接至阴极端，进一步降低阳极端与阴极端之间的等效距离，因此得以兼顾硅控整流器于电路设计中闩锁现象的控制与静电防护功能的维持。附图说明图1为依据本专利技术揭露的第一实施例所绘制的有界栅极的硅控整流器的示意图；图2为依据本专利技术揭露的第二实施例所绘制的有界栅极的硅控整流器的示意图；图3为依据本专利技术揭露的第三实施例所绘制的有界栅极的硅控整流器的示意图；图4为依据本专利技术揭露的第四实施例所绘制的有界栅极的硅控整流器的示意图；图5为依据本专利技术揭露的第五实施例所绘制的有界栅极的硅控整流器的示意图；图6为依据本专利技术揭露的第六实施例所绘制的有界栅极的硅控整流器的示意图；图7为依据本专利技术揭露的第七实施例所绘制本文档来自技高网...

【技术保护点】
一种有界栅极的硅控整流器，其特征在于，包含：一基板；一N型井区，配置于该基板之中；一P型井区，配置于该基板之中，与该N型井区之间存在一接面；一第一N型半导体区，连接至一第一接脚，该第一N型半导体区配置于该N型井区之中；一第一P型半导体区，连接至一第二接脚，该第一P型半导体区配置于该P型井区之中；一第二N型半导体区，连接至该第二接脚，该第二N型半导体区配置于该P型井区之中，介于该第一N型半导体区与该第一P型半导体区之间；一第二P型半导体区，连接至该第一接脚，该第二P型半导体区配置于该N型井区之中，介于该第一N型半导体区与该第一P型半导体区之间；以及一第三半导体区，介于该第二N型半导体区与该第二P型半导体区之间，其中该第一接脚与该第二接脚分别连接至一阳极端与一阴极端。

【技术特征摘要】
1.一种有界栅极的硅控整流器，其特征在于，包含：一基板；一N型井区，配置于该基板之中；一P型井区，配置于该基板之中，与该N型井区之间存在一接面；一第一N型半导体区，连接至一第一接脚，该第一N型半导体区配置于该N型井区之中；一第一P型半导体区，连接至一第二接脚，该第一P型半导体区配置于该P型井区之中；一第二N型半导体区，连接至该第二接脚，该第二N型半导体区配置于该P型井区之中，介于该第一N型半导体区与该第一P型半导体区之间；一第二P型半导体区，连接至该第一接脚，该第二P型半导体区配置于该N型井区之中，介于该第一N型半导体区与该第一P型半导体区之间；以及一第三半导体区，介于该第二N型半导体区与该第二P型半导体区之间，其中该第一接脚与该第二接脚分别连接至一阳极端与一阴极端。2.根据权利要求1所述的有界栅极的硅控整流器，其特征在于，该有界栅极的硅控整流器还包含：一第一栅极结构，连接至一第三接脚，该第一栅极结构配置于该第二P型半导体区与该第三半导体区的区间之上；以及一第二栅极结构，连接至一第四接脚，该第二栅极结构配置于该第二N型半导体区与该第三半导体区的区间之上，且该N型井区与该P型井区的该接面位于该第二栅极结构之下，其中该第三接脚连接至该阳极端或一第一触发器元件，该第四接脚连接至该阴极端或一第二触发器元件，该基板为P型基板，该第三半导体区为P型半导体区，配置于该N型井区之中。3.根据权利要求2所述的有界栅极的硅控整流器，其特征在于，该有界栅极的硅控整流器还包含：一第一深沟渠隔离槽，介于该基板与该第一N型半导体区之间，配置于该基板与该N型井区的接面处；一第二深沟渠隔离槽，介于该基板与该第一P型半导体区之间，配置于该基板与该P型井区的接面处；一第三深沟渠隔离槽，介于该第一N型半导体区与该第二P型半导体区之间，配置于该N型井区之中；以及一第四深沟渠隔离槽，介于该第二N型半导体区与该第一P型半导体区之间，配置于该P型井区之中。4.根据权利要求1所述的有界栅极的硅控整流器，其特征在于，该有界栅极的硅控整流器还包含：一第一栅极结构，连接至一第三接脚，该第一栅极结构配置于该第二P型半导体区与该第三半导体区的区间之上，且该N型井区与该P型井区的该接面位于该第一栅极结构之下；以及一第二栅极结构，连接至一第四接脚，该第二栅极结构配置于该第二N型半导体区与该第三半导体区的区间之上，其中该第三接脚连接至该阳极端或一第一触发器元件，该第四接脚连接至该阴极端或一第二触发器元件，该基板为P型基板，该第三半导体区为N型半导体区，配置于该P型井区之中。5.根据权利要求4所述的有界栅极的硅控整流器，其特征在于，该有界栅极的硅控整流器还包含：一第一深沟渠隔离槽，介于该基板与该第一N型半...

【专利技术属性】
技术研发人员：林群祐，柯明道，王文泰，
申请(专利权)人：创意电子股份有限公司，台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71