带有可控硅整流器的保护器件制造技术

一种用于降低触发电压的半导体器件，包含：具有第一导电性的半导体衬底；在衬底中形成的具有第二导电性的半导体区；在衬底中形成的具有第一导电性的第一区；在衬底中形成的具有第二导电性的与半导体区和第一区隔开的第二区；在衬底中形成的具有第二导电性的第三区；在半导体区中形成的具有第二导电性的通过导电材料连接到第三区的第四区；在半导体区中形成的具有第一导电性的第五区；在半导体区中形成的具有第二导电性的第六区。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术的领域本专利技术涉及半导体的领域，更具体地说，涉及包含在集成电路中的保护器件。该保护器件用于保护电子装置防止电压和电流跃变(transient)，例如由可控硅整流器的构成。本专利技术的
技术介绍
众所周知，通过利用CMOS(互补金属氧化物半导体)制造技术制造的集成电路易于受到例如由于与人体相接触引起的静电放电(ESD)的影响。当发生ESD时，高的电压跃变(或高的电流跃变)进入到集成电路芯片中并例如以破坏栅极氧化物层或者引起沟道短路的形式使其中发生物理损伤。已经研究开发一些用于保护包含双极型晶体管、场效应器件以及集成电路的半导体器件的技术，以避免因ESD影响而损坏。这些保护技术通常采取位于在集成电路芯输入和输出区域的二极管或晶体管电路的形式。作为保护器件一种流行的形式，在保护集成电路时已经利用可控硅整流器(SCR)。SCR较低的触发电压有益于增强防止跃变电致损伤例如静电放电(ESD)的保护性能。在很多参考文献中提出这些SCR方案，例如4400711、4484244、4633283或5012317号的美国专利。参照附图说明图1A，该图表示一种公知的低压SCR结构(如在5012317号的美国专利中所公开的)，当外部焊点(pad)的电压变高时，寄生的PNP双极型晶体管Q2导通。晶体管Q2向衬底1提供空穴，由于空穴的注入，寄生的NPN双极型晶体管Q1的基极发射极电压变高，于是晶体管Q1导通。接着，过大的ESD放电电流通过形成该总成的PNPN路径的SCR电路，这样，来自的Vss端13的电子通过衬底1注入到N型阱3。使由N型阱3和P型衬底1形成的NP结受到反偏置，NP结的击穿电压与SCR的触发电压(或阀值电压)有关。随着CMOS电路一直在提高集成度，因此尺寸不断降低，图1A中所示的SCR作为保护器件的作用越来越小。而触发电压通常位于在从25伏到70伏的范围内，主要的部分出现在较高电平的范围，这是因为整个SCR的触发导通至少发生在NP结击穿之后。因此，随着密度的增加，对于该电路更可能由于高的触发电压在SCR起作用之前的跃变而受到损伤。与图1A中所示的SCR相对应的触发电压例如会接近约70伏。过去已经考虑到降低SCR的触发电压，如在授予Rountree的4939616号、授予Avery的5072273号的美国专利中所公开的。在Rountree的实例中，N+区形成在N型阱(如图1A中所示的3)和衬底(如图1A中所示的1)的界面上，使得击穿发生在N+区，以便降低其触发电压。在Avery的参考文献中提供的实例，如图1B中所示，除了形成在N型阱3和衬底1之上的N+区12(或P+区)以外，通过以电方式将形成在衬底1中的N+区7和P+区5两者结合，下拉SCR的触发电压。虽然，这两个实例对于在输入焊点和地之间遇到跃变电压或电流即正的跃变遍及PNPN结是有用的，但它们并不适合于在输入焊点和电源电压端之间出现的负的跃变提供高性能的ESD保护。假设，在输入信号端(例如输入焊点)和电压源(例如电源电压)端之间有ESD保护的条件下，标号13和15分别标注输入焊点和电源电压。不能由其形成用于分配负的跃变的PNPN结，因为由于它们强制衬底1和输入焊点13短路。本专利技术概述本专利技术的主要目的是提供一种具有降低的触发电压的可控硅整流器。本专利技术的另一目的是提供一种具有降低的导通电压的可控硅整流器，以便与其中按照低电压的挥作相协调。本专利技术的再一目的是提供一种可控硅整流器，其能够在双向放电回路中针对电压和电流跃变提供保护。本专利技术的再一目的是提供一种可控硅整流器，其适合于CMOS制造方法，无需附加掩膜步骤，并降低触发电压。为了实现上述目的，根据本专利技术的一个方面，本专利技术的可控硅整流器包含一种用于降低触发电压的半导体器件，包含具有第一导电性的半导体衬底；在该衬底中形成的具有第二导电性的半导体区；在该衬底中形成的具有第一导电性的与半导体区隔开的第一区；在该衬底中形成的具有第二导电性的与半导体区和第一区隔开的第二区；在该衬底中形成的具有第二导电性的与半导体区、第一区和第二区隔开的第三区；在该半导体区中形成的具有第二导电性的通过导电材料连接到第三区的第四区；在该半导体区中形成的具有第一导电性的与第四区隔开的第五区；在该半导体区中形成的具有第二导电性的与第四区和第五区隔开的第六区。第一区和第二区连接到第一端，第五区和第六区连接到第二端。一栅极层形成在第二区和第三区之间的表面之上并连接到第一端。在第三区和第四区具有第一导电性的情况下，第四区通过导电材料连接到第三区，第一区和第二区分别连接到第一端和第二端，第五区和第六区连接到第三端。在上述情况下，在第四区和第五区之间的表面之上并连接到第三端的栅极层取代形成在第二区和第三区之间的表面之上且连接到第一端的栅极层。按本专利技术的另一方面，一可控硅整流器包含具有第一导电性的半导体衬底；具有第二导电性的半导体区；在该衬底中形成的具有第一导电性的第一区；在该衬底中形成的具有第二导电性的第二区；在该半导体区中形成的具有第二导电性的与该衬底和半导体区之间的边界隔开预定距离的第三区；在该半导体区中形成的具有第一导电性的的第四区；在该半导体区中形成的具有第二导电性的第五区；在该衬底中形成的具有第一导电性的与该衬底和半导体区之间的边界隔开预定距离的第六区。当正的跃变进入到其中时，第一区和第二区连接到第一端，第四区和第五区连接到第二端。当负的跃变进入到其中时，第一区和第二区分别连接到第一端和第二端，第四区和第五区连接到第三端。本专利技术还提供一种用于ESD保护的双向发电路径。为此目的，一可控硅整流器包含具有第一导电性的半导体衬底；在该衬底中形成的具有第二导电性的第一阱；在该第一阱中形成的具有第一导电性的第一区；在该第一阱中形成的具有第二导电性的第二区，与第一区一起连接到第一端；在该衬底中形成的具有第二导电性的第二阱，与第一阱隔开；在该第二阱中形成的具有第二导电性的第三区；在该第二阱中形成的具有第一导电性的第四区，与第三区一起连接到第二端。为了降低双向放电的SCR的触发电压，该可控硅整流器还包含在该第一阱中形成的具有第二导电性的第五区，与该衬底和第一阱之间的边界隔开预定的距离或与之邻近；以及在该第二阱中形成的具有第二导电性的第六区，与该衬底和第二阱之间的边界隔开预定的距离。第五区和第六区可选择地具有第一导电性。按另一方面，一种可控硅整流器，包含具有第一导电性的半导体衬底；在该衬底中形成的具有第二导电性的第一阱；在该第一阱中形成的具有第一导电性的第一区；在该第一阱中形成的具有第二导电性的第二区，与第一区一起连接到电源电压；在该衬底中形成的具有第二导电性的第二阱，与第一阱隔开或相邻；在该第二阱中形成的具有第二导电性的第三区；在该第二阱中形成的具有第二导电性的第四区，与第三区一起连接到输入焊点；在第一阱和该衬底之上延伸的具有第二导电性的第五区；以及在第二阱和该衬底之上延伸的具有第二导电性的第六区。按照关于用于ESD保护的双向放电路径的再一方面，一种可控硅整流器包含具有第一导电性的半导体衬底；在该衬底中形成的具有第二导电性的第一阱；在该第一阱中形成的具有第一导电性的第一区；在该第一阱中形成的具有第二导电性的第二区，与第一区一起连接到第一端；在该衬底中本文档来自技高网...

【技术保护点】
一种半导体器件，包含： 具有第一导电性的半导体衬底； 在该衬底中形成的具有第二导电性的半导体区； 在该衬底中形成的具有第一导电性的第一区； 在该衬底中形成的具有第二导电性的第二区； 在该半导体区中形成的具有第二导电性的第三区，与衬底和半导体区之间的边界隔开； 在该半导体区中形成的具有第一导电性的第四区； 在该半导体区中形成的具有第二导电性的第五区； 其中第一区和第二区连接到第一端，第四区和第五区连接到第二端。

【技术特征摘要】
KR 2000-8-11 46681/00;KR 2001-4-13 19975/011.一种半导体器件，包含具有第一导电性的半导体衬底；在该衬底中形成的具有第二导电性的半导体区；在该衬底中形成的具有第一导电性的第一区；在该衬底中形成的具有第二导电性的第二区；在该半导体区中形成的具有第二导电性的第三区，与衬底和半导体区之间的边界隔开；在该半导体区中形成的具有第一导电性的第四区；在该半导体区中形成的具有第二导电性的第五区；其中第一区和第二区连接到第一端，第四区和第五区连接到第二端。2.根据权利要求1所述的半导体器件，还包含一形成在第二区和第三区之间的表面之上并连接到第一端的栅极层。3.根据权利要求1所述的半导体器件，还包含一在该衬底中形成并具有第二导电性的第六区，与该半导体区隔开，第一区和第二区通过导电材料连接到第第三区。4.根据权利要求3所述的半导体器件，还包含一形成在第二区和第六区之间的表面之上并连接到第一端的栅极层。5.根据权利要求3所述的半导体器件，还包含一形成在该衬底中的第七区，该第七区具有第一导电性并相邻于第六区。6.根据权利要求1所述的半导体器件，还包含一形成在该衬底中形成并具有第一导电性的第六区，与该半导体区、第一区和第二区隔开。7.一种半导体器件，包含具有第一导电性的半导体衬底；在该衬底中形成的具有第二导电性的半导体区；在该衬底中形成的具有第一导电性的第一区；在该衬底中形成的具有第二导电性的第二区；在该衬底中形成的具有第一导电性的第三区，与衬底和半导体区之间的边界隔开；在该半导体区中形成的具有第一导电性的第四区；以及在该半导体区中形成的具有第二导电性的第五区；其中第一区连接到第一端，第二区连接到第二端，第四区和第五区连接到第三端。8.根据权利要求7所述的半导体器件，其第一端连接到第二端。9.根据权利要求7所述的半导体器件，还包含一形成在第三区和第四区之间的表面之上并通过导电材料连接到第三端的栅极层。10.根据权利要求7所述的半导体器件，还包含一在该半导体区中形成并具有第一导电类型的第六区，与半导体区和衬底之间的边界隔开，第四区和第五区连接到第三区。11.根据权利要求10所述的半导体器件，还包含一形成在第六区和第四区之间的表面之上并通过导电材料连接到第三端的栅极层。12.根据权利要求10所述的半导体器件，还包含一形成在相邻于第六区的该半导体区中并具有第二导电性的第七区。13.一种半导体器件，包含具有第一导电性的半导体衬底；在该衬底中形成的具有第二导电性的第一阱；在该第一阱中形成的具有第一导电性的第一区；在该第一阱中形成的具有第二导电性的第二区，与第一区一起连接到...

【专利技术属性】
技术研发人员：宋榕夏，李仑姃，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]