USB‑C型负荷开关的ESD保护制造技术

在一个公共芯片上的MOSFET和静电放电(ESD)保护器件，包括一个带有源极、栅极和漏极的MOSFET，以及一个ESD保护器件，用于实现二极管功能，偏置后防止电流通过公共芯片从源极流至漏极。

ESD USB C protection type load switch

A MOSFET and electrostatic discharge (ESD) protection device on a common chip, including a MOSFET with source, gate and drain, and a ESD protection device, are used to realize diode function. After bias, the current is prevented from flowing through the common chip to the drain.

【技术实现步骤摘要】
USB-C型负荷开关的ESD保护
本专利技术主要涉及集成电路，更确切地说是USB-C型负荷开关的静电放电保护。
技术介绍
通用串行总线(USB)系统是一个热插拔系统，因此USB组件会受到静电放电(ESD)的影响。目前最先进的USB集成电路(ICS)是在高集成CMOS上制造的，使它们对ESD事件有关的高静电电压的损害非常敏感。然而，ESD保护还没有USB规范的具体要求。有些USB集线器芯片从内部受到500V至2kV范围的ESD保护。由于IEC61000-4-2通常要求商用设备通过ESD抗扰度实验，对于空气放电的电压高达15kV，对于接触放电电压高达8kV，因此这可以提供一种虚假的安全感。每个测试级别需要在每个极性有十次脉冲。IEC规范允许所有的电缆在测试中连接到设备上。因此，设备可以通过所连接的屏蔽USB电缆，通过特定的法规测试。用于USB-C型负荷开关的IEC61000ESD保护可以提供额外的板级建造材料，利用瞬态电压抑制器(TVS)二极管，增加了系统的总成本。然而，根据定义，USB是一个热插拔总线。当插座打开时，它很容易受到潜在的危害而受损。用户在插拔外围设备或只是接触周围开关时，本文档来自技高网...

【技术保护点】
一种器件，包括：两个或多个MOSFET以及一个静电放电(ESD)保护器件，形成在一个公共芯片上，其中两个或多个MOSFET中的每一个MOSFET都具有源极、栅极和公共漏极，其中配置ESD保护器件，以实现二极管功能，防止电流通过公共芯片从地电势流至公共漏极，其中公共芯片包括：一层第一导电类型的半导体材料；其中两个或多个MOSFET中的每个MOSFET都包括一个第二导电类型的半导体材料的本体区，形成在第一导电类型的半导体材料层的顶部内；一组两个或多个沟槽形成在第一导电类型的半导体材料层内，组中的每个沟槽都含有一个栅极电极，通过沿沟槽侧壁和底部的栅极绝缘材料电绝缘，这组沟槽包括至少一个第一沟槽和一个...

【技术特征摘要】
2016.08.23 US 15/244,9961.一种器件，包括：两个或多个MOSFET以及一个静电放电(ESD)保护器件，形成在一个公共芯片上，其中两个或多个MOSFET中的每一个MOSFET都具有源极、栅极和公共漏极，其中配置ESD保护器件，以实现二极管功能，防止电流通过公共芯片从地电势流至公共漏极，其中公共芯片包括：一层第一导电类型的半导体材料；其中两个或多个MOSFET中的每个MOSFET都包括一个第二导电类型的半导体材料的本体区，形成在第一导电类型的半导体材料层的顶部内；一组两个或多个沟槽形成在第一导电类型的半导体材料层内，组中的每个沟槽都含有一个栅极电极，通过沿沟槽侧壁和底部的栅极绝缘材料电绝缘，这组沟槽包括至少一个第一沟槽和一个第二沟槽，其中本体区在第一和第二沟槽之间，一个或多个第一导电类型的半导体材料的源极区形成在本体区内，其中所述的两个或多个MOSFET包括第一和第二MSOFET，连接在背对背结构中。2.如权利要求1所述的器件，其中ESD保护器件包括一个第二导电类型的半导体材料区，其中第一导电类型的半导体材料层和第二导电类型的半导体材料区之间的交界面起结型二极管的作用。3.如权利要求2所述的器件，其中第二导电类型的半导体材料区为第二导电类型的半导体衬底，其中第一导电类型的半导体材料层为一个外延层，形成在第二导电类型的半导体衬底上。4.如权利要求2所述的器件，其中ESD保护器件包括一个MOSFET结构，起二极管的作用。5.如权利要求2或4所述的器件，还包括第一和第二个横向PNP结构，每个横向PNP结构都具有发射极、基极和集电极，其中第一和第二个横向PNP结构的发射极分别连接到第一和第二个MOSFET的源极，其中第一和第二个横向PNP结构的基极相互连接起来，并连接到EST保护结构，其中第一和第二个横向PNP结构的集电极接地。6.如权利要求5所述的器件，其中本体区用作集电极，源极区用作发射极，外延层用作第一和第二个MOSFET的漏极，以及第一和第二个横向PNP结构的集电极。7.如权利要求1所述的器件，还包括一个或多个额外的MOSFET结构，形成在外延层中，其中每个MOSFET结构都有单独的源极接头，并共同使用一个公共漏极。8.如权利要求1所述的器件，还包括一个第一导电类型的半导体材料额外层，位于第一导电类型的半导体材料的一个底面金属层下方，一个第二导电类型的半导体材料层位于第一导电类型的半导体材料额外层下方，第二金属层位于第二导电类型的半导体材料层下方，其中ESD保护器件包括一个垂直PN结，由第一导电类型的半导体材料额外层、第二导电类型的半导体材料层以及金属层制成。9.如权利要求1所述的器件，还包括一个控制器集成电路(IC)耦合到一个或多个MOSFET上，其中控制器IC形成在一个IC芯片上，IC芯片与公共芯片隔开。10.一种器件，包括：两个或多个MOSFET，形成在一个公共芯片上，其中两个或多个MOSFET中的每一个MOSFET都具有源极、栅极和公共漏极，其中所述的两个或多个MOSFET包括第一和第二MSOFET，连接在背对背结构中；一个控制器集成电路(IC)耦合到一个或多个MOSFET上，其中控制器IC形成在一个IC芯片上，IC芯片与公共芯片隔开；一个ESD保护器件的ESD芯片；其中IC芯片和含有ESD保护器件的ESD芯片都位于公共芯片的反转顶面上，其中背部金属...

【专利技术属性】
技术研发人员：雪克·玛力卡勒强斯瓦密，
申请(专利权)人：万国半导体开曼股份有限公司，
类型：发明
国别省市：开曼群岛,KY