跨域ESD保护制造技术

本发明专利技术提供具有跨域静电放电(ESD)保护的半导体装置和相关制造方法。示例性半导体装置包括第一域电路、第二域电路，以及耦合在所述第一域驱动器电路的输出节点与所述第二域接收器电路的输出节点之间的接口。所述接收器电路包括具有耦合到所述接口的栅极电极的晶体管，其中所述晶体管的体区电极耦合到所述第一域电路的保护电路。所述体区电极响应于ESD事件而通过所述保护电路有效地偏压到所述第一域的参考电压节点，以保护所述晶体管的栅氧化层免受潜在地具损坏性的ESD电压。

Cross domain ESD protection

The present invention provides a semiconductor device with a cross domain electrostatic discharge (ESD) protection and a related manufacturing method. The exemplary semiconductor device includes the first domain circuit, the second domain circuit, and the interface between the output node coupled to the first domain driver circuit and the output node of the second domain receiver circuit. The receiver circuit includes a transistor with a gate electrode coupled to the interface, wherein the body area electrode of the transistor is coupled to the protection circuit of the first domain circuit. The body electrode is effectively biased to the reference voltage node of the first domain through the protection circuit in response to the ESD event, so as to protect the gate oxide of the transistor from potentially damaging ESD voltage.

【技术实现步骤摘要】
跨域ESD保护
本文中所描述的主题的实施例大体上涉及半导体装置，且更确切地说，主题的实施例涉及跨越不同功率域提供静电放电保护。
技术介绍
现代电子装置，且确切地说，集成电路由于静电放电(ESD)事件而处于损坏的风险之中。在ESD事件期间，可向电子装置的一个或多个端提供电压(或电流)，所述电压(或电流)致使那些端(或电子装置的其它端)之间的电压超出装置的最大设计电压，这样可能损害装置的后续操作。举例来说，电子装置的端处的电压在ESD事件期间可能会超出装置的一个或多个组件的击穿电压，从而潜在地损坏那些组件。因此，电子装置包括在ESD事件期间跨越电气组件提供免于过多电压和/或电流的放电保护电路。现代电子装置常常包括集成到单个装置中以提供复杂和/或广泛范围的功能能力的多个不同子系统或子电路，例如芯片上系统(SoC)。实际上，不同子电路可具有不同组件大小、性能要求等，且因此，可相对于装置的其它子电路而被设计用于不同电压电平，从而在装置内产生不同的所谓“功率域”。为了实现所要功能性，来自不同功率域的电路需要能够将信号传达到一个功率域或将信号从一个功率域传达到另一个功率域。然而，不同功率域之间的接口易受ESD电压影响，ESD电压可从一个电压(或功率)域(或被称作传输或传输器域)传播到另一电压(或功率)域(或被称作接收或接收器域)，从而损坏接收器域的一个或多个组件。保护跨域通信接口的一个方法涉及引入串联电阻和钳位电路，所述串联电阻和钳位电路减小接收器功率域处的ESD电压并传导放电电流远离接收器功率域。然而，电阻和钳位电路产生限制通信接口的带宽的滤波器。因此，其它方法尝试提供由其它可用电压触发以避免干扰通信接口的正常操作的钳位电路的其它配置。然而，这些方法常常容易受到噪声影响，且需要大小不合需要的电晶体来避免ESD相关的损坏。为了避免干扰正受保护的装置的正常操作，放电保护电路通常经设计以在所施加电压超出装置的操作电压时且在所施加电压超出装置的击穿电压之前接通并传导电流。然而，在所施加电压超出装置的操作电压时与所施加电压达到完全地接通放电保护电路的瞬态触发电压时之间常常存在一时间段。在此时间期间，装置的组件可暴露于放电电流的一部分，这样又可能在未来不合需要地影响组件的功能性。现有方法常常涉及调谐放电保护电路的击穿电压来实现所要ESD性能；然而，这常常引发面积损失或以其它方式增大与放电保护电路相关联的成本。
技术实现思路
根据本专利技术的第一方面，提供一种半导体装置，所述半导体装置包括：触发布置，所述触发布置耦合到第一参考电压节点，所述触发布置具有用于触发指示的输出节点；以及接口电路，所述接口电路耦合到不同于所述第一参考电压节点的第二参考电压节点，其中，所述接口电路包括具有偏压到所述触发布置的所述输出节点的体区电极的晶体管。在一个或多个实施例中，所述触发布置被配置成响应于静电放电事件而在所述输出节点处提供放电电压，所述体区电极连接到所述输出节点，以响应于所述静电放电事件而使所述体区电极偏压到所述放电电压。在一个或多个实施例中，所述半导体装置进一步包括耦合在所述晶体管与第三参考电压节点之间的第二晶体管，其中：所述第二晶体管的栅极电极偏压到所述触发布置的触发节点；且所述输出节点处的所述触发指示是所述触发节点处的信号的逻辑反。在一个或多个实施例中，所述触发布置被配置成响应于静电放电事件而在所述触发节点处提供逻辑低电压；且所述触发指示包括所述输出节点处的逻辑高电压。在一个或多个实施例中，所述第二晶体管包括耦合到所述第三参考电压节点的源极电极和耦合到所述体区电极的漏极电极；且所述晶体管包括耦合到所述第二参考电压节点的漏极电极和耦合到所述体区电极的源极电极。在一个或多个实施例中，所述半导体装置进一步包括耦合到所述第一参考电压节点的第二接口电路，所述第二接口电路包括耦合到接口的第二输出节点，其中，所述晶体管的栅极电极耦合到所述接口。在一个或多个实施例中，所述第二接口电路包括：第三晶体管，所述第三晶体管具有耦合到所述第一参考电压节点的源极电极、耦合到所述触发布置的所述输出节点的栅极电极和耦合到所述第二输出节点的漏极电极；以及第四晶体管，所述第四晶体管具有耦合到所述第二输出节点的漏极电极、耦合到所述触发布置的所述输出节点的栅极电极和耦合到第四参考电压节点的源极电极。在一个或多个实施例中，所述半导体装置进一步包括耦合在所述第三参考电压节点与所述第四参考电压节点之间的反并联二极管布置。根据本专利技术的第二方面，提供一种半导体装置，所述半导体装置包括：第一域电路，所述第一域电路包括：保护电路，所述保护电路耦合在第一参考电压节点与第二参考电压节点之间；以及驱动器电路，所述驱动器电路耦合在所述第一参考电压节点与所述第二参考电压节点之间，所述驱动器电路具有输出节点；接口，所述接口耦合到所述驱动器电路的所述输出节点；以及第二域电路，所述第二域电路耦合在第三参考电压节点与第四参考电压节点之间，所述第二域电路包括具有耦合到所述接口的栅极电极的晶体管，其中，所述晶体管的体区电极耦合到所述保护电路。在一个或多个实施例中，所述第一参考电压节点处的第一电压不同于所述第三参考电压节点处的第二电压。在一个或多个实施例中，所述半导体装置进一步包括耦合在所述晶体管的所述体区电极与所述第四参考电压节点之间的第二晶体管，其中，所述第二晶体管的栅极电极耦合到所述保护电路。在一个或多个实施例中，所述保护电路被配置成响应于静电放电事件而将对应于所述第一参考电压节点的第一电压提供到所述晶体管的所述体区电极，并将对应于所述第二参考电压节点的第二电压提供到所述第二晶体管的所述栅极电极。在一个或多个实施例中，所述半导体装置进一步包括耦合在所述第二参考电压节点与所述第四参考电压节点之间的反并联二极管布置。在一个或多个实施例中，所述第二参考电压节点耦合到所述第四参考电压节点。在一个或多个实施例中，所述保护电路包括耦合在所述第一参考电压节点与所述第二参考电压节点之间的钳位布置；且所述晶体管的所述体区电极耦合到所述钳位布置的输入。在一个或多个实施例中，所述半导体装置进一步包括耦合在所述晶体管的所述体区电极与所述第四参考电压节点之间的第二晶体管，其中：所述保护电路包括触发布置，所述触发布置包括耦合在所述第一参考电压节点与所述第二参考电压节点之间的反相器电路，所述反相器电路具有耦合到所述钳位布置的所述输入的输出；且所述第二晶体管的栅极电极耦合到所述反相器电路的第二输入。在一个或多个实施例中，所述触发布置包括耦合在所述第一参考电压节点与所述第二参考电压节点之间的检测电路；且所述检测电路的第二输出耦合到所述反相器电路的所述第二输入。在一个或多个实施例中，所述半导体装置进一步包括耦合在所述第二参考电压节点与所述第四参考电压节点之间的反并联二极管布置。在一个或多个实施例中，所述第二域电路包括耦合在所述第三参考电压节点与所述第四参考电压节点之间的接收器电路；且所述接收器电路包括所述晶体管。根据本专利技术的第三方面，提供一种制造半导体装置的方法，所述方法包括：在半导体衬底上形成第一域电路，所述第一域电路耦合在第一参考电压节点与第二参考电压节点之间；在所述半导体衬底上形成第二域电路的晶体管，所述第二域电路耦合在第三参考本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，所述半导体装置包括：触发布置，所述触发布置耦合到第一参考电压节点，所述触发布置具有用于触发指示的输出节点；以及接口电路，所述接口电路耦合到不同于所述第一参考电压节点的第二参考电压节点，其中，所述接口电路包括具有偏压到所述触发布置的所述输出节点的体区电极的晶体管。

【技术特征摘要】
2016.08.15 US 15/237,3241.一种半导体装置，其特征在于，所述半导体装置包括：触发布置，所述触发布置耦合到第一参考电压节点，所述触发布置具有用于触发指示的输出节点；以及接口电路，所述接口电路耦合到不同于所述第一参考电压节点的第二参考电压节点，其中，所述接口电路包括具有偏压到所述触发布置的所述输出节点的体区电极的晶体管。2.根据权利要求1所述的半导体装置，所述触发布置被配置成响应于静电放电事件而在所述输出节点处提供放电电压，其特征在于，所述体区电极连接到所述输出节点，以响应于所述静电放电事件而使所述体区电极偏压到所述放电电压。3.根据权利要求1所述的半导体装置，其特征在于，所述半导体装置进一步包括耦合在所述晶体管与第三参考电压节点之间的第二晶体管，其中：所述第二晶体管的栅极电极偏压到所述触发布置的触发节点；且所述输出节点处的所述触发指示是所述触发节点处的信号的逻辑反。4.根据权利要求3所述的半导体装置，其特征在于：所述触发布置被配置成响应于静电放电事件而在所述触发节点处提供逻辑低电压；且所述触发指示包括所述输出节点处的逻辑高电压。5.根据权利要求4所述的半导体装置，其特征在于：所述第二晶体管包括耦合到所述第三参考电压节点的源极电极和耦合到所述体区电极的漏极电极；且所述晶体管包括耦合到所述第二参考电压节点的漏极电极和耦合到所述体区电极的源极电极。6.根据权利要求5所述的半导体装置，其特征在于，所述半导体装置进一步包括耦合到所述第一参考电压节点的第二接口电路，所述第二接口电路包括耦合到接口的第二输出节点，其中，所述晶体管的栅极电极...

【专利技术属性】
技术研发人员：赖大伟，斯梅代斯·塔伊德，
申请(专利权)人：恩智浦有限公司，
类型：发明
国别省市：荷兰,NL