相移时钟发生器制造技术

提供了一种相移时钟发生器，所述相移时钟发生器包括延迟电路、电容器和控制电路。所述延迟电路接收参考时钟信号并生成相移时钟信号。所述相移时钟信号和所述参考时钟信号之间的相位差是基于所述延迟电路的延迟来控制。所述控制电路基于所述相移时钟信号和所述参考时钟信号来控制所述电容器处生成的控制电压。所述控制电路通过利用恒定电流对所述电容器进行充电和放电来控制所述控制电压。所述延迟电路的所述延迟是基于所述控制电压来控制，使得所述相移时钟信号和所述参考时钟信号之间的所述相位差在预定义范围内。

【技术实现步骤摘要】

本公开大体上涉及电子电路，并且更具体地说，涉及相移时钟发生器。

技术介绍

1、集成电路(ic)包括各种功能电路，它们具有不同操作拓扑以优化功耗。在这样的拓扑中，功能电路的各种操作需要在特定实例下专门触发，这可能与相关联的时钟信号不同步。例如，ic的晶体振荡器可以在开关式拓扑中操作，其中晶体分别仅在相关联正弦波的波峰和波谷处充电和放电，这与晶体振荡器的时钟输出的边沿不同。不准确的触发可能导致功能电路(例如，晶体振荡器)进行非所要的操作。

技术实现思路

1、在本公开的实施例中，公开一种集成电路(ic)。所述ic可包括相移时钟发生器。相移时钟发生器可包括延迟电路、第一电容器和控制电路，控制电路可耦合到第一电容器。延迟电路可被配置成接收参考时钟信号并生成第一相移时钟信号。第一相移时钟信号和参考时钟信号之间的相位差可以基于延迟电路的延迟来控制。控制电路可被配置成基于第一相移时钟信号和参考时钟信号通过由对第一电容器进行充电和对第一电容器进行放电组成的群组中的至少一个来控制第一电容器处生成的第一控制电压。此外，延迟电路的延本文档来自技高网...

【技术保护点】

1.一种集成电路(IC)，其特征在于，包括：

2.根据权利要求1所述的IC，其特征在于，所述延迟电路包括：

3.根据权利要求1所述的IC，其特征在于，所述延迟电路另外被配置成接收从所述第一控制电压导出的第二控制电压，并且所述延迟电路的所述延迟另外是基于所述第二控制电压的量值来控制，其中所述相移时钟发生器另外包括耦合到所述第一电容器和所述延迟电路的开关，其中所述开关是基于由以下组成的群组中的一个来控制：(i)所述参考时钟信号和(ii)从所述第一相移时钟信号导出且与其同相的第二相移时钟信号，并且其中(i)当所述开关激活时，所述第二控制电压的所述量值等于所述第一控制电压...

【技术特征摘要】

1.一种集成电路(ic)，其特征在于，包括：

2.根据权利要求1所述的ic，其特征在于，所述延迟电路包括：

3.根据权利要求1所述的ic，其特征在于，所述延迟电路另外被配置成接收从所述第一控制电压导出的第二控制电压，并且所述延迟电路的所述延迟另外是基于所述第二控制电压的量值来控制，其中所述相移时钟发生器另外包括耦合到所述第一电容器和所述延迟电路的开关，其中所述开关是基于由以下组成的群组中的一个来控制：(i)所述参考时钟信号和(ii)从所述第一相移时钟信号导出且与其同相的第二相移时钟信号，并且其中(i)当所述开关激活时，所述第二控制电压的所述量值等于所述第一控制电压的量值，(ii)当所述开关撤销激活时，所述第二控制电压的所述量值保持。

4.根据权利要求3所述的ic，其特征在于，所述延迟电路的所述延迟是基于所述第二控制电压的所述量值来控制，使得所述第二控制电压的所述量值的减小引起所述延迟电路的所述延迟增大。

5.根据权利要求3所述的ic，其特征在于，所述相移时钟发生器另外包括：(i)一对串联耦合的反相器，所述一对串联耦合的反相器耦合到所述延迟电路，且被配置成接收所述第一相移时钟信号并生成所述第二相移时钟信号；及(ii)第二电容器，所述第二电容器耦合到所述开关和所述延迟电路，其中所述第二控制电压的所述量值经由所述第二电容器保持。

6.根据权利要求3所述的ic，其特征在于，基于所述第二相移时钟信号的逻辑高状态，所述开关撤销激活，并且所述控制电路控制所述第一控制电压，使得所述第一电容器基于所述参考时钟信号的逻辑高状态和逻辑低状态相应地放电和充电，并且其中基于所述第二相移时钟信号转变到逻辑低状态，所述开关激活，并且所述第二控制电压调整为与所述第一控制电压相同的量值。

7.根据权利要求3所述的ic，其特征在于，基于所述参考时钟信号的逻...

【专利技术属性】
技术研发人员：维什瓦吉特·巴巴萨赫布·布加德，阿南德·库马尔·辛哈，克里希纳·塔库尔，西亚拉姆·萨胡，
申请(专利权)人：恩智浦有限公司，
类型：发明
国别省市：