一种具有拑位结构的沟槽栅电荷储存型IGBT器件及其制造方法技术

一种具有拑位结构的沟槽栅电荷储存型IGBT器件及其制造方法，属于半导体功率器件领域。本发明专利技术通过在器件沟槽中的栅电极下方引入与发射极金属通过串联二极管结构相连接的拑位电极，而且在拑位电极下方设置与之相连的P型层。本发明专利技术能够有效屏蔽N型电荷存储层掺杂浓度的提高对于器件耐压性能的不利影响，克服了传统CSTBT结构正向导通与耐压之间的矛盾；减小器件饱和电流密度，改善器件短路安全工作区；提高器件的开关速度，降低器件的开关损耗；同时，在开启动态过程中不会形成负微分电容效应，能有效避免开启动态过程中的电流、电压振荡和EMI问题，提高器件的可靠性；改善沟槽底部电场集中效应，提高器件的击穿电压。

A trench gate structure suppress a charge storage type IGBT device and manufacturing method thereof

A trench gate structure suppress a charge storage type IGBT device and a manufacturing method thereof, and belongs to the field of semiconductor power devices. The present invention through the gate electrode in the trench at the bottom of the device is introduced and the emitter metal is connected by a series diode structure suppress bit electrodes, and set the P type layer is connected with the bottom electrode in a claws. The invention can improve the adverse effects of doping concentration of effective shielding type N charge storage device for pressure resistance, the contradiction has overcome the traditional CSTBT structure between positive guide and pressure reducing device pass; saturation current density, improve the safety area of the device circuit; improve switching speed of the device, reduce the switching losses of the device; at the same time, in the do not open the dynamic process of the formation of negative differential capacitance effect, can effectively avoid opening the dynamic process of the current and the voltage oscillation and EMI, improve the reliability of the device; the bottom of the trench to improve electric field concentration effect, increase the breakdown voltage.

【技术实现步骤摘要】
一种具有拑位结构的沟槽栅电荷储存型IGBT器件及其制造方法
本专利技术属于半导体功率器件
，特别涉及一种绝缘栅双极型晶体管(IGBT)，具体涉及一种具有拑位结构的沟槽栅电荷储存型绝缘栅双极型晶体管(CSTBT)及其制造方法。
技术介绍
绝缘栅双极型晶体管(IGBT)作为现代电力电子电路中的核心电子元器件之一，被广泛应用于交通、通信、家用电器及航空航天等各个领域。绝缘栅双极型晶体管(IGBT)是一种绝缘型场效应管(MOSFET)和双极结型晶体管(BJT)复合而成的新型电力电子器件，可等效为双极结型晶体管驱动的MOSFET。IGBT混合了MOSFET结构和双极结型晶体管的工作机理，既具有MOSFET易于驱动、输入阻抗低、开关速度快的优点，又具有BJT通态电流密度大、导通压降低、损耗小、稳定性好的优点，因而，IGBT的运用改善了电力电子系统的性能。从IGBT专利技术以来，人们一直致力于改善IGBT的性能，经过二十几年的发展，相继提出了七代IGBT器件结构来不断提升器件的性能。第七代IGBT结构——沟槽栅电荷存储型绝缘栅双极型晶体管(CSTBT)是通过在P型基区下方引入具有较高掺杂浓度和一定厚度的N型电荷存储层来在P型基区下方引入空穴势垒，使得器件靠近发射极端的空穴浓度大大提升，而根据电中性要求将大大增加此处电子浓度，以此改善整个N-漂移区的载流子浓度分布，增强N-漂移区的电导调制效应，使IGBT获得了更低的正向导通压降以及更优的正向导通压降与关断损耗的折中关系。随着N型电荷存储层掺杂浓度越高，CSTBT电导调制效应改善越大，器件的正向导通特性也就越好。然而，随着N型电荷存储层掺杂浓度的不断提高，会造成CSTBT器件击穿电压显著降低。如图1所示的传统CSTBT器件结构中，为了有效屏蔽N型电荷存储层的不利影响，获得更高的器件耐压，主要采用如下两种方式：(1).深的沟槽栅深度，通常使沟槽栅的深度大于N型电荷存储层的结深；(2).小的元胞宽度，即提高MOS结构沟道密度使沟槽栅间距尽可能小；方式(1)实施的同时会增加栅极-发射极电容和栅极-集电极电容，而IGBT的开关过程本质上就是对栅极电容进行充/放电的过程，故此，栅极电容的增加会使得充/放电时间增长，进而造成开关速度降低。因而，深的沟槽栅深度将会降低器件开关速度、增大器件开关损耗，影响到器件导通压降和开关损耗的折中特性；而方式(2)的实施一方面将增大器件的栅极电容，导致器件开关速度降低、开关损耗增大，影响器件导通压降与开关损耗的折中特性，另一方面还将增加器件的饱和电流密度，使器件短路安全工作区变差。另外，沟槽栅结构中的栅氧化层是通过一次热氧化在沟槽中形成，为了保证一定的阈值电压，因此要求整个栅氧化层的厚度均较小，然而MOS电容大小与氧化层的厚度成反比，这就使得传统CSTBT器件中薄的栅氧化层厚度会显著增加器件的栅极电容，同时沟槽底部的电场集中效应将降低器件的击穿电压，造成器件的可靠性较差。
技术实现思路
本专利技术所要解决的技术问题在于：提供一种综合性能优异的沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法，通过合理优化器件结构，改善了沟槽底部电场集中效应，提高了器件击穿电压；在保证一定的器件沟槽深度和沟槽MOS结构密度的前提下，解决了传统CSTBT器件中通过提高N型电荷存储层掺杂浓度造成器件正向导通性能与耐压性能之间存在矛盾关系的问题；减小了器件的饱和电流密度，改善了器件短路安全工作区；减小了器件的栅极电容，提高器件了开关速度，降低了开关损耗，获得更好的正向导通压降与开关损耗的折中特性；避免了开启动态过程中的电流、电压振荡和EMI问题，提高了器件的可靠性；并且本专利技术器件的制造方法与现有CSTBT器件的制造工艺兼容。为实现上述目的，本专利技术提供如下技术方案：一方面，本专利技术提出一种具有拑位结构的沟槽栅电荷储存型IGBT器件，包括：集电极结构、漂移区结构、发射极结构和槽栅结构；所述集电极结构包括P+集电区12和位于P+集电区12下表面的集电极金属13；所述漂移区结构包括N型电场阻止层11和位于N型电场阻止层11上表面的N型漂移区层10，所述N型电场阻止层11位于P+集电区12的上表面；所述发射极结构包括发射极金属1、P+接触区2、N+发射区3、P型基区8和N型电荷存储层9，所述发射极结构位于N型漂移区层10的顶层，所述N型电荷存储层9位于P型基区8与N型漂移区层10之间，所述N+发射区3位于P型基区8上表面的两端，P+接触区3位于两端的N+发射区3之间，P+接触区2和N+发射区3与上方发射极金属1相连；所述槽栅结构为沟槽栅结构，其位于发射极结构的两侧，并沿器件垂直方向延伸入N型漂移区10中形成沟槽；所述沟槽栅结构是由位于沟槽中的多晶硅栅电极6、位于多晶硅栅电极6上方且与之相连的栅极金属5和位于多晶硅栅电极6周侧且与之相连的栅介质层7构成；所述栅极金属5与发射极金属1通过介质层3相连，侧面栅介质层7与N+发射区3、P型基区8和N型电荷存储层9相接触，底面栅介质层7与N型漂移区10相接触；其特征在于：所述多晶硅栅电极6的深度大于P型基区8的结深且小于N型电荷存储层9的结深；所述沟槽栅结构的下方还具有与之相连的拑位结构，所述拑位结构包括：拑位电极14和拑位电极介质层15；所述拑位电极14位于所述沟槽中，并且拑位电极14位于多晶硅栅电极6下方且二者通过底面栅介质层7相连，；拑位电极14侧面与N型电荷存储层9和N型漂移区层10通过拑位电极介质层15相连；拑位电极14下方还具有与之相连的P型层16；拑位电极14与发射极金属1之间通过串联二极管结构17连接。进一步地，拑位电极14的深度大于N型电荷存储层9的结深。进一步地，本专利技术中P型层16的宽度大于或者等于沟槽的宽度。进一步地，本专利技术中拑位电极14和发射极金属1之间连接的串联二极管结构17可集成在器件内部，亦可直接在拑位电极14和发射极金属1外接串联二极管结构17。进一步地，本专利技术中串联二极管结构采用PN结二极管、肖特基二极管或者齐纳二极管结构。采用PN结二极管和肖特基二极管结构时，二极管的阳极/阴极连接方式相同，具体详见实施例，并且串联的二极管结构个数可以是1个、2个或者更多；采用齐纳二极管结构时，二极管的阳极/阴极连接方式与PN结二极管和肖特基二极管这两种二极管结构的连接方式相反，并且通常采用一个齐纳二极管结构就足够了。根据本专利技术实施例，本专利技术中串联二极管结构17包括：第一P型掺杂区1701、第一N型掺杂区1702、第二N型掺杂区1703和第二P型掺杂区1704，第一P型掺杂区21与第一N型掺杂区22相邻且接触形成第一PN结二极管，所述第二N型掺杂区23和第二P型掺杂区24相邻且接触形成第二PN结二极管；其中：第一P型掺杂区1701与拑位电极14接触，第二P型掺杂区1704与P型区16通过第一浮空电极1705相连，第一PN结二极管和第二PN结二极管通过第二浮空电极1706相连。进一步地，本专利技术中栅介质层7的厚度小于或者等于拑位电极介质层10的厚度。进一步地，本专利技术中介质层4、栅介质层7和拑位电极介质层15的材料可以相同，亦可以不同。进一步地，本专利技术中N型漂移区结构为NPT结构或FS结构。进一步地，本专利技术中IGBT器件的半导体材本文档来自技高网...

【技术保护点】
一种具有拑位结构的沟槽栅电荷储存型IGBT器件，包括：集电极结构、漂移区结构、发射极结构和槽栅结构；所述集电极结构包括P+集电区(12)和位于P+集电区(12)下表面的集电极金属(13)；所述漂移区结构包括N型电场阻止层(11)和位于N型电场阻止层(11)上表面的N型漂移区层(10)，所述N型电场阻止层(11)位于P+集电区(12)的上表面；所述发射极结构包括发射极金属(1)、P+接触区(2)、N+发射区(3)、P型基区(8)和N型电荷存储层(9)，所述发射极结构位于N型漂移区层(10)的顶层，所述N型电荷存储层(9)位于P型基区(8)与N型漂移区层(10)之间，所述N+发射区(3)位于P型基区(8)上表面的两端，P+接触区(3)位于两端的N+发射区(3)之间，P+接触区(2)和N+发射区(3)与上方发射极金属(1)相连；所述槽栅结构为沟槽栅结构，其位于发射极结构的两侧，并沿器件垂直方向延伸入N型漂移区(10)中形成沟槽；所述沟槽栅结构是由位于沟槽中的多晶硅栅电极(6)、位于多晶硅栅电极(6)上方且与之相连的栅极金属(5)和位于多晶硅栅电极(6)周侧且与之相连的栅介质层(7)构成；所述栅极金属(5)与发射极金属(1)通过介质层(3)相连，侧面栅介质层(7)与N+发射区(3)、P型基区(8)和N型电荷存储层(9)相接触，底面栅介质层(7)与N型漂移区(10)相接触；其特征在于：所述多晶硅栅电极(6)的深度大于P型基区(8)的结深且小于N型电荷存储层(9)的结深；所述沟槽栅结构的下方还具有与之相连的拑位结构，所述拑位结构包括：拑位电极(14)和拑位电极介质层(15)；所述拑位电极(14)位于所述沟槽中，并且拑位电极(14)位于多晶硅栅电极(6)下方且二者通过底面栅介质层(7)相连，拑位电极(14)的深度大于N型电荷存储层(9)的结深；拑位电极(14)侧面与N型电荷存储层(9)和N型漂移区层(10)通过拑位电极介质层(15)相连；拑位电极(14)下方还具有与之相连的P型层(16)；拑位电极(14)与发射极金属(1)之间通过串联二极管结构(17)连接。...

【技术特征摘要】
1.一种具有拑位结构的沟槽栅电荷储存型IGBT器件，包括：集电极结构、漂移区结构、发射极结构和槽栅结构；所述集电极结构包括P+集电区(12)和位于P+集电区(12)下表面的集电极金属(13)；所述漂移区结构包括N型电场阻止层(11)和位于N型电场阻止层(11)上表面的N型漂移区层(10)，所述N型电场阻止层(11)位于P+集电区(12)的上表面；所述发射极结构包括发射极金属(1)、P+接触区(2)、N+发射区(3)、P型基区(8)和N型电荷存储层(9)，所述发射极结构位于N型漂移区层(10)的顶层，所述N型电荷存储层(9)位于P型基区(8)与N型漂移区层(10)之间，所述N+发射区(3)位于P型基区(8)上表面的两端，P+接触区(3)位于两端的N+发射区(3)之间，P+接触区(2)和N+发射区(3)与上方发射极金属(1)相连；所述槽栅结构为沟槽栅结构，其位于发射极结构的两侧，并沿器件垂直方向延伸入N型漂移区(10)中形成沟槽；所述沟槽栅结构是由位于沟槽中的多晶硅栅电极(6)、位于多晶硅栅电极(6)上方且与之相连的栅极金属(5)和位于多晶硅栅电极(6)周侧且与之相连的栅介质层(7)构成；所述栅极金属(5)与发射极金属(1)通过介质层(3)相连，侧面栅介质层(7)与N+发射区(3)、P型基区(8)和N型电荷存储层(9)相接触，底面栅介质层(7)与N型漂移区(10)相接触；其特征在于：所述多晶硅栅电极(6)的深度大于P型基区(8)的结深且小于N型电荷存储层(9)的结深；所述沟槽栅结构的下方还具有与之相连的拑位结构，所述拑位结构包括：拑位电极(14)和拑位电极介质层(15)；所述拑位电极(14)位于所述沟槽中，并且拑位电极(14)位于多晶硅栅电极(6)下方且二者通过底面栅介质层(7)相连，拑位电极(14)的深度大于N型电荷存储层(9)的结深；拑位电极(14)侧面与N型电荷存储层(9)和N型漂移区层(10)通过拑位电极介质层(15)相连；拑位电极(14)下方还具有与之相连的P型层(16)；拑位电极(14)与发射极金属(1)之间通过串联二极管结构(17)连接。2.根据权利要求1所述的一种具有拑位结构的沟槽栅电荷储存型IGBT器件，其特征在于，所述P型层(16)的宽度大于或者等于沟槽的宽度。3.根据权利要求1所述的一种具有拑位结构的沟槽栅电荷储存型IGBT器件，其特征在于，拑位电极(14)和发射极金属(1)之间连接的串联二极管结构(17)在器件内部集成或者直接在拑位电极(14)和发射极金属(1)外接串联二极管结构(17)。4.根据权利要求3所述的一种具有拑位结构的沟槽栅电荷储存型IGBT器件，其特征在于，所述串联二极管结构(17)包括：第一P型掺杂区(1701)、第一N型掺杂区(1702)、第二N型掺杂区(1703)和第二P型掺杂区(1704)，第一P型掺杂区(21)与第一N型掺杂区(22)相邻且接触形成第一PN结二极管，所述第二N型掺杂区(23)和第二P型掺杂区(24)相邻且接触形成第二PN结二极管；其中：第一P型掺杂区(1701)与拑位电极(14)接触，第二P型掺杂区(1704)与P型区(16)通过第一浮空电极(1705)相连，第一PN结二极管和第二PN结二极管通过第...

【专利技术属性】
技术研发人员：张金平，赵倩，刘竞秀，李泽宏，任敏，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51