半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件及其制造方法。该半导体器件具有形成在基板上的各个区域中的环栅器件。环栅器件具有处于不同水平面处的纳米线。第一区域中的环栅器件的阈值电压基于相邻的第二区域中的有源层的厚度。第二区域中的有源层可以处于与第一区域中的纳米线基本上相同的水平面处。因此，第一区域中的纳米线可以具有基于第二区域中的有源层的厚度的厚度，或者所述厚度可以不同。当包括超过一个的有源层时，不同区域中的纳米线可以设置在不同的高度处和/或可以具有不同的厚度。

Semiconductor devices and their manufacturing methods

The present invention provides a semiconductor device and a manufacturing method. The semiconductor device has a ring gate device that is formed in various regions on the substrate. The ring gate device has nanowires at different levels. The threshold voltage of the ring gate in the first region is based on the thickness of the active layer in the adjacent second regions. The active layer in the second area can be located at the same horizontal plane as the nanowires in the first region. Therefore, the nanowires in the first region may have thickness based on the thickness of the active layer in the second region, or the thickness may be different. When more than one active layer is included, nanowires in different regions can be set at different heights and / or can have different thickness.

【技术实现步骤摘要】
半导体器件及其制造方法本申请针对是申请日为2013年10月10日、申请号为201310470307.3、专利技术名称为“半导体器件及其制造方法”的专利申请的分案申请。
这里描述的一个或多个实施例涉及半导体器件。
技术介绍
为了利用按比例缩小技术来增加半导体器件的密度，已经进行了多种尝试。一种按比例缩小技术包括形成环栅结构(gate-all-aroundstructure)，其中在基板上栅极形成为围绕纳米线。由于环栅结构利用三维的沟道，所以能够容易地进行按比例缩小并且能够改善电流控制而没有增加栅极的长度。此外，能够有效地抑制短沟道效应(SCE)，其中沟道区的电势受到漏电压的影响。
技术实现思路
实施例涉及具有不同的阈值电压、减小的寄生电容和/或应力结构的半导体器件以及制造该半导体器件的方法。根据一个实施例，半导体器件包括：基板，包括彼此分离的第一区域和第二区域；基板上的结构，该结构具有至少一个牺牲层和至少一个有源层；在第一区域中包括第一纳米线的第一环栅器件；以及在第二区域中包括第二纳米线的第二环栅器件。第一纳米线可以处于与第二区域中的有源层基本上相同的水平面处，第二纳米线可以处于与第一纳米线的水平面不同的水平面处。第一环栅器件的阈值电压可以基于第二区域中的有源层的厚度。此外，第一环栅器件的第一阈值电压可以不同于第二环栅器件的第二阈值电压，第二纳米线可以在第二区域中的有源层上。此外，第一纳米线可以在第一区域中的有源层上，第二纳米线可以在第二区域中的有源层上，第二区域中的有源层可以比第一区域中的有源层高。第二区域可以不包括在第一区域中的有源层的水平面上的纳米线。此外，第一区域中的有源层的厚度可以不同于第二区域中的有源层的厚度。第一纳米线的厚度可以基本上等于第二区域中的有源层的厚度，和/或第一纳米线的厚度不同于第二纳米线的厚度。此外，第一环栅器件的第一栅极和第二环栅器件的第二栅极彼此分离。第一环栅器件的源/漏区域可以升高或嵌入的源/漏区域。有源层可以包括Si，牺牲层包括SiGe。此外，基板可以包括第三区域，包括第三纳米线的第三环栅器件可以在第三区域中，第三纳米线可以在第三区域中的有源层上，第三区域中的有源层处于与第二区域中的有源层不同的水平面处。第一、第二和第三区域中的有源层可以具有不同的宽度并且可以堆叠在基板上。第一、第二或第三区域中的一个中的至少一个有源层可以不被包括在第一、第二或第三区域中的另一个中。此外，第二区域可以具有邻近第二纳米线的另一纳米线，第二环栅器件的栅极可以施加相同的信号到第二纳米线和第二区域中的另一纳米线。此外，应力层可以被包括在第一环栅器件上。根据另一实施例，半导体器件包括具有顺序地形成在基板上的第一牺牲层、第一有源层、第二牺牲层和第二有源层的结构。第一有源层的第一宽度可以大于第二有源层的第二宽度，使得第一有源层相对于第二有源层朝向一侧突出。第一环栅器件可以在第一有源层的突出部分上并且可以包括第一纳米线。第一纳米线的厚度可以基本上等于第二有源层的厚度。此外，第二环栅器件可以位于第二有源层上并且可以包括第二纳米线。第一环栅器件的第一阈值电压可以不同于第二环栅器件的第二阈值电压。第一纳米线的第一厚度可以不同于第二纳米线的第二厚度。此外，第一环栅器件的第一栅极与第二环栅器件的第二栅极分离。有源层可以包括Si，牺牲层包括SiGe。此外，第一环栅器件的源/漏区域可以是升高的源/漏区域。根据另一个实施例，一种半导体器件包括：基板上的结构，该结构包括交替地堆叠在彼此上的多个牺牲层和多个有源层，牺牲层具有不同的宽度并且有源层具有不同的宽度，从而在基板上形成多个台阶层；以及在该结构上的多个环栅器件，其中多个环栅器件设置在多个台阶层中的相应台阶层上。多个环栅器件可以具有不同厚度的多个纳米线，多个环栅器件的每个可以具有不同的阈值电压。根据另一个实施例，一种半导体器件包括：在基板上的牺牲层；在牺牲层上的有源层；在有源层上的绝缘层；在绝缘层上的纳米线；以及在绝缘层上以围绕纳米线的栅极，其中纳米线和有源层具有不同的宽度和不同的厚度。附图说明通过参照附图详细描述示例性实施例，特征将对于本领域普通技术人员变得明显，附图中：图1示出半导体器件的第一实施例；图2示出沿图1的线A-A和B-B截取的截面图；图3示出半导体器件的第二实施例；图4示出沿图3的线A-A、B-B和C-C截取的截面图；图5示出半导体器件的第三实施例；图6示出半导体器件的第四实施例；图7示出半导体器件的第五实施例；图8示出半导体器件的第六实施例；图9示出半导体器件的第七实施例；图10示出半导体器件的第八实施例；图11示出半导体器件的第九实施例；图12至图16示出包括在制造半导体器件的第二实施例的方法的一个实施例中的操作；图17A至图17D示出包括在制造半导体器件的第二实施例的方法的一个实施例中的操作；图18示出可包括半导体器件的一个或多个上述实施例的电子系统的一个实施例；以及图19A和图19B示出可包括半导体器件的一个或多个上述实施例或另外地与半导体器件的一个或多个上述实施例一起使用的半导体系统的实施例。具体实施方式在下文将参照附图更充分地描述示例实施例；然而，它们可以以不同的形式实施，而不应被解释为限于这里阐述的实施例。而是，提供这些实施例是为了使本公开透彻和完整，并将示例性实施方式充分传达给本领域技术人员。因此，在一些实施例中，没有详细描述已知的方法、过程、部件和电路，以避免不必要地使本说明书的方面模糊。在附图中，为了图示的清晰，层和区域的尺寸可以被夸大。还将理解，当称一层或元件在另一层或基板“上”时，它可以直接在另一层或基板上，或者还可以存在中间层。此外，将理解，当一层被称为在另一层“下面”时，它可以直接在另一层下面，也可以存在一个或多个中间层。此外，还将理解，当称一层在两个层“之间”时，它可以是这两个层之间的唯一层，或者还可以存在一个或多个中间层。相同的附图标记始终指代相同的元件。将理解，虽然这里可以使用术语第一、第二等描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受到这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区别开。因此，以下讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分而不背离本专利技术的教导。这里所采用的术语仅是为了描述特定实施例的目的，并非要限制本专利技术。当在这里使用时，除非上下文另有明确表述，否则单数形式“一”和“该”均同时旨在包括复数形式。还将理解的是，术语“包括”、“包含”和/或“含有”，当在本说明书中使用时，其表明所述特征、整体、步骤、操作、元件和/或组件的存在，但并不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或其组合的存在或增加。除非另行定义，这里使用的所有术语(包括技术术语和科学术语)都具有本专利技术所属领域内的普通技术人员所通常理解的同样的含义。还将理解的是，诸如通用词典中所定义的术语，除非这里加以明确定义，否则应当被解释为具有与它们在相关领域的语境中的含义相一致的含义，而不应被解释为理想化的或过度形式化的意义。根据一个或多个实施例，半导体器件实现多个阈值电压(多Vt)选择，所述操作可以被用于例如功率本文档来自技高网...

【技术保护点】
一种半导体器件，包括：结构，具有顺序地形成在基板上的第一牺牲层、第一有源层、第二牺牲层和第二有源层，其中所述第一有源层的第一宽度大于所述第二有源层的第二宽度，使得所述第一有源层相对于所述第二有源层朝向一侧突出；以及第一环栅器件，在所述第一有源层的突出部分上并且包括第一纳米线，其中所述第一纳米线的厚度等于所述第二有源层的厚度。

【技术特征摘要】
2012.10.10 KR 10-2012-01125101.一种半导体器件，包括：结构，具有顺序地形成在基板上的第一牺牲层、第一有源层、第二牺牲层和第二有源层，其中所述第一有源层的第一宽度大于所述第二有源层的第二宽度，使得所述第一有源层相对于所述第二有源层朝向一侧突出；以及第一环栅器件，在所述第一有源层的突出部分上并且包括第一纳米线，其中所述第一纳米线的厚度等于所述第二有源层的厚度。2.如权利要求1所述的半导体器件，还包括：第二环栅器件，在所述第二有源层上并且包括第二纳米线。3.如权利要求2所述的半导体器件，其中所述第一环栅器件的第一阈值电压不同于所述第二环栅器件的第二阈值电压。4.如权利要求2所述的半导体器件，其中所述第一纳米线的第一厚度不同于所述第二纳米线的第二厚度。5.如权利要求2所述的半导体器件，其中所述第一环栅器件的第一栅极与所述第二环栅器件的第...

【专利技术属性】
技术研发人员：宣敏喆，朴炳国，
申请(专利权)人：三星电子株式会社，首尔大学校产学协力团，
类型：发明
国别省市：韩国,KR