一种沟槽栅电荷存储型IGBT及其制造方法技术

一种沟槽栅电荷存储型IGBT及其制造方法，属于功率半导体器件技术领域。本发明专利技术通过合理引入分裂沟槽栅结构和浮空P型体区，在不影响IGBT器件阈值电压和开通的情况下，减小了密勒电容，改善了密勒效应带来的不利影响；降低了整体栅电容，提高了器件开关速度，降低器件的开关损耗，改善传统CSTBT结构正向导通压降与关断损耗之间的折中；避免了器件开启动态过程中的电流、电压振荡和EMI问题，提高了器件的可靠性；改善了沟槽底部电场集中效应，提高了器件的击穿电压；提高器件发射极端的载流子增强效应，改善了漂移区的载流子浓度分布，进一步改善了正向导通压降与关断损耗的折中。此外，本发明专利技术提出的制造方法具有实现难度低、产品良率高、成本低的优势。

A trench gate charge storage type IGBT and its manufacturing method

A trench gate charge storage type IGBT and its manufacturing method belong to the field of power semiconductor device technology. The present invention by introducing split trench gate structure and P type floating body region, without affecting the threshold voltage of the IGBT device and the opening of the case, to reduce the Miller capacitance, improve the disadvantageous impact of the Miller effects; reduce the overall gate capacitance, improves the switching speed, reduce the switching losses of the device, to improve the traditional CSTBT the structure of the forward voltage and turn off losses between compromise; to avoid the dynamic process of the current and the voltage oscillation and EMI open device, improving reliability of the device; the bottom of the trench to improve electric field concentration effect, provided high breakdown voltage of the device; improve the emission of the device carrier extreme enhancement effect, improve the carrier concentration the distribution of the drift region, to further improve the forward voltage and turn off loss of compromise. In addition, the manufacturing method proposed by the invention has the advantages of low difficulty, high yield and low cost.

【技术实现步骤摘要】
一种沟槽栅电荷存储型IGBT及其制造方法
本专利技术属于功率半导体器件
，涉及绝缘栅双极型晶体管(IGBT)，具体涉及一种沟槽栅电荷存储型绝缘栅双极型晶体管(CSTBT)及其制造方法。
技术介绍
绝缘栅双极型晶体管(IGBT)是一种MOS场效应晶体管(MOSFET)和双极型晶体管(BJT)复合的功率半导体器件，兼并了MOS管和BJT的所有优点，不仅具有易于驱动，控制简单，导通压降低，还具有耐高压，通态电流大，电流处理能力强，损耗小一系列的优点。IGBT自从1980年代公布以来，引起了世界众多半导体制造厂商和研究人员的重视，纷纷投入大量人力物力发展IGBT，到现在已成为核心的功率半导体器件之一，广泛应用在诸如能源、交通、通信、医学、工业、家用电器及航空航天等国民经济的各个领域。随着IGBT制造工艺和器件结构设计的不断创新，IGBT的专利技术和应用本身也是一个不断改善的过程。表面结构由V型沟槽栅到平面栅然后到沟槽栅结构，纵向垂直结构也经历了NPT(非穿通型)到PT(穿通型)及FS(场阻止)型等器件结构和工艺的演变历程。图1示出了一种沟槽型IGBT器件的结构，通过挖槽工艺在表面采用沟槽栅结构代替普通的平面栅结构。当器件正向导通时，电流流经路径上的JFET电阻被挖槽工艺刻蚀掉，电流从漂移区直接流入垂直沟道进入发射区，由于剔除JFET电阻器件的导通压降会降低，IGBT的导通性能得到提高。此外，图1所示结构还采用了FS层结构，在与NPTIGBT结构具有同等耐压能力的情况下，该结构的IGBT具有更薄的漂移区，大大降低了漂移区电阻，从而降低了导通压降，提高了器件的开关速度。因此，沟槽IGBT的出现成为本领域技术上的一次革新，它不仅具有前面所述电流密度大，通态压降低等特点，更重要的是因为其很高的元胞密度折中了平面栅IGBT中控制载流子寿命而产生与正向导通压降的矛盾关系。然而，大电流密度使沟槽IGBT的短路饱和电流较大，会在一定程度上降低器件的短路电流能力。在沟槽IGBT的基础上，人们开发出来了载流子存储技术，其主要特点是引入空穴势垒，让器件拥有一个载流子存储区域。其中一种基本的方法是在N-漂移区的上方，利用掩模工艺增加一个低掺杂的N型CS层，用来阻挡P区对空穴的抽取，从而调节整个N-漂移区的载流子分布，增强电导调制效应，基于如图2所示结构的IGBT器件被称之为沟槽栅电荷存储型绝缘栅双极型晶体管(CSTBT)。图2示出的CSTBT器件同时引入了CS层和FS层，既降低了器件的导通压降又提高了器件的开关速度，在不使用载流子寿命控制技术的前提下，降低了器件的正向导通压降，折中了耐压与正向导通之间的矛盾关系，然而随着CS层掺杂浓度的提高会降低器件的击穿电压，为了避免CS层的影响，通常需要提高MOS结构的沟道密度，而高密度的沟槽栅会使得栅极电容明显增加，降低开关速度，增大开关损耗，影响器件导通压降与开关损耗的折中特性，另一方面高密度的沟槽栅还将增加器件的饱和电流密度，使器件短路安全工作区变差。
技术实现思路
本专利技术的目的为了在一定的器件沟槽深度和沟槽MOS结构密度的情况下，减小器件的栅极-集电极电容，改善密勒效应带来的不利影响；降低整体栅电容，提高器件开关速度，降低器件的开关损耗，改善传统CSTBT结构正向导通压降与关断损耗之间的折中；避免器件开启动态过程中的电流、电压振荡和EMI问题，提高器件可靠性；改善沟槽底部电场集中效应，提高器件击穿电压，进一步提高器件可靠性；进一步提高器件发射极端的载流子增强效应，改善漂移区的载流子浓度分布，进一步改善正向导通压降与关断损耗的折中。为了实现上述目的，本专利技术的技术方案具体如下：一种沟槽栅电荷存储型IGBT，其元胞结构包括：从下而上依次层叠设置的集电极金属13、P型集电区12、N型电场阻止层11、N型漂移区10和发射极金属1；其特征在于：所述N型漂移区10中具有Nsd区3、Psd区4、P型基区5、N型电荷存储层6和分裂沟槽栅结构；Nsd区3和Psd区4相互接触且并排位于发射极金属1的下方并与发射极金属1相连；P型基区5位于Nsd区3和Psd区4的下方且与二者相连，N型电荷存储层6位于P型基区5和N型漂移区10之间；所述分裂沟槽栅结构包括：栅电极81、第一栅介质层82、第二栅介质层83、分裂电极71、第一分裂电极介质层72和第二分裂电极介质层73，分裂沟槽栅结构向下穿过Nsd区3、P型基区5和N型电荷存储层6并延伸入N型漂移区10；栅电极81的深度大于P型基区5的结深且小于N型电荷存储层6的结深，栅电极81上表面通过第一介质层22与发射极金属1相连，栅电极81通过第一栅介质层82分别与Nsd区3、P型基区5和N型电荷存储层6相接触，分裂电极71呈“L”型半包围栅电极81设置，分裂电极71上表面与发射极金属1相连，分裂电极71通过第二栅介质层83与栅电极81之间相连，分裂电极71通过第一分裂电极介质层73与N型漂移区10相接触；栅介质层82、83的厚度不大于分裂电极介质层72、73的厚度；所述N型漂移区10顶层中还具有浮空P区9，所述浮空P区9通过第二分裂电极介质层72与分裂电极71相连，浮空P区9及第二分裂电极介质层72的上表面具有第二介质层21，第二介质层21与发射极金属1相连。进一步地，本专利技术中浮空P区9的结深不小于分裂槽栅结构的深度。进一步地，本专利技术中N型电荷存储层6下方且靠近N型电荷存储层6侧的分裂电极介质层的侧壁厚度大于N型电荷存储层6下方且远离N型电荷存储层6侧的分裂电极介质层的侧壁厚度。在满足N型电荷存储层6下方且靠近N型电荷存储层6侧的分裂电极介质层的侧壁厚度大于N型电荷存储层6下方且远离N型电荷存储层6侧的分裂电极介质层的侧壁厚度时，根据本专利技术实施例，分裂电极71的形状为阶梯状。进一步地，本专利技术中分裂电极71的材料自上而下依次为N型重掺杂、N型轻掺杂、P型掺杂的多晶硅材料。进一步地，本专利技术中分裂电极71的材料自上而下依次为P型重掺杂、N型轻掺杂、P型掺杂的多晶硅材料。另一方面，本专利技术提供一种沟槽绝缘栅双极型晶体管的制造方法：技术方案一：一种沟槽绝缘栅双极型晶体管的制造方法，其特征在于，包括如下步骤：步骤1：选取N型单晶硅片，采用外延工艺依次形成N型电场阻止层11和N型漂移区10；步骤2：在硅片表面生长一层场氧，光刻出有源区，再生长一层预氧后通过离子注入P型杂质并退火处理制备浮空P区9，所述浮空P区9位于N型漂移区10顶层的一侧；步骤3：在硅片表面生长一层场氧，光刻出有源区，再生长一层预氧后通过离子注入N型杂质磷并退火制备N型电荷存储层6，所述N型电荷存储层6位于N型漂移区10顶层的另一侧，并且N型电荷存储层6的结深小于浮空P区9；然后通过离子注入P型杂质磷并退火制备P型基区5，所述P型基区5位于N型电荷存储层6上表面；步骤4：在硅片表面淀积保护层，光刻出窗口进行沟槽硅刻蚀，制得位于N型电荷存储层6和浮空P区9之间的沟槽，所述沟槽的深度大于N型电荷存储层6的结深；步骤5：在所述沟槽内壁形成介质层；步骤6：在内壁形成介质层的沟槽内淀积多晶硅；步骤7：在硅片表面淀积保护层，刻蚀沟槽内壁的部分介质层及部分多晶硅形成分裂电极71，重复步骤5和6形成栅电极81；步骤8：在硅片正面光本文档来自技高网...

【技术保护点】
一种沟槽栅电荷存储型IGBT，其元胞结构包括：从下而上依次层叠设置的集电极金属(13)、P型集电区(12)、N型电场阻止层(11)、N型漂移区(10)和发射极金属(1)；其特征在于：所述N型漂移区(10)中具有Nsd区(3)、Psd区(4)、P型基区(5)、N型电荷存储层(6)和分裂沟槽栅结构；Nsd区(3)和Psd区(4)相互接触且并排位于发射极金属(1)的下方并与发射极金属(1)相连；P型基区(5)位于Nsd区(3)和Psd区(4)的下方且与二者相连，N型电荷存储层(6)位于P型基区(5)和N型漂移区(10)之间；所述分裂沟槽栅结构包括：栅电极(81)、第一栅介质层(82)、第二栅介质层(83)、分裂电极(71)、第一分裂电极介质层(72)和第二分裂电极介质层(73)，分裂沟槽栅结构向下穿过Nsd区(3)、P型基区(5)和N型电荷存储层(6)并延伸入N型漂移区(10)，栅电极(81)的深度大于P型基区(5)的结深且小于N型电荷存储层(6)的结深，栅电极(81)上表面通过第一介质层(22)与发射极金属(1)相连，栅电极(81)通过第一栅介质层(82)分别与Nsd区(3)、P型基区(5)和N型电荷存储层(6)相接触，分裂电极(71)呈“L”型半包围栅电极(81)设置，分裂电极(71)上表面与发射极金属(1)相连，分裂电极(71)通过第二栅介质层(83)与栅电极(81)之间相连，分裂电极(71)通过第一分裂电极介质层(73)与N型漂移区(10)相接触；栅介质层82、83的厚度不大于分裂电极介质层72、73的厚度；所述N型漂移区(10)顶层中还具有浮空P区(9)，所述浮空P区(9)通过第二分裂电极介质层(72)与分裂电极(71)相连，浮空P区(9)及第二分裂电极介质层(72)的上表面具有第二介质层(21)，第二介质层(21)与发射极金属(1)相连。...

【技术特征摘要】
1.一种沟槽栅电荷存储型IGBT，其元胞结构包括：从下而上依次层叠设置的集电极金属(13)、P型集电区(12)、N型电场阻止层(11)、N型漂移区(10)和发射极金属(1)；其特征在于：所述N型漂移区(10)中具有Nsd区(3)、Psd区(4)、P型基区(5)、N型电荷存储层(6)和分裂沟槽栅结构；Nsd区(3)和Psd区(4)相互接触且并排位于发射极金属(1)的下方并与发射极金属(1)相连；P型基区(5)位于Nsd区(3)和Psd区(4)的下方且与二者相连，N型电荷存储层(6)位于P型基区(5)和N型漂移区(10)之间；所述分裂沟槽栅结构包括：栅电极(81)、第一栅介质层(82)、第二栅介质层(83)、分裂电极(71)、第一分裂电极介质层(72)和第二分裂电极介质层(73)，分裂沟槽栅结构向下穿过Nsd区(3)、P型基区(5)和N型电荷存储层(6)并延伸入N型漂移区(10)，栅电极(81)的深度大于P型基区(5)的结深且小于N型电荷存储层(6)的结深，栅电极(81)上表面通过第一介质层(22)与发射极金属(1)相连，栅电极(81)通过第一栅介质层(82)分别与Nsd区(3)、P型基区(5)和N型电荷存储层(6)相接触，分裂电极(71)呈“L”型半包围栅电极(81)设置，分裂电极(71)上表面与发射极金属(1)相连，分裂电极(71)通过第二栅介质层(83)与栅电极(81)之间相连，分裂电极(71)通过第一分裂电极介质层(73)与N型漂移区(10)相接触；栅介质层82、83的厚度不大于分裂电极介质层72、73的厚度；所述N型漂移区(10)顶层中还具有浮空P区(9)，所述浮空P区(9)通过第二分裂电极介质层(72)与分裂电极(71)相连，浮空P区(9)及第二分裂电极介质层(72)的上表面具有第二介质层(21)，第二介质层(21)与发射极金属(1)相连。2.根据权利要求1所述的一种沟槽栅电荷存储型IGBT，其特征在于：N型电荷存储层(6)下方且靠近N型电荷存储层(6)侧的分裂电极介质层的侧壁厚度大于N型电荷存储层(6)下方且远离N型电荷存储层(6)侧的分裂电极介质层的侧壁厚度。3.根据权利要求1所述的一种沟槽栅电荷存储型IGBT，其特征在于：分裂电极(71)的材料自上而下依次为N型重掺杂、N型轻掺杂、P型掺杂的多晶硅材料。4.根据权利要求1所述的一种沟槽栅电荷存储型IGBT，其特征在于：分裂电极(71)的材料自上而下依次为P型重掺杂、N型轻掺杂、P型掺杂的多晶硅材料。5.根据权利要求1所述的一种沟槽栅电荷存储型IGBT，其特征在于：浮空P区(9)的结深不小于分裂槽栅结构的深度。6.一种沟槽绝缘栅双极型晶体管的制造方法，其特征在于，包括如下步骤：步骤1：选取N型单晶硅片，采用外延工艺依次形成N型电场阻止层(11)和N型漂移区(10)；步骤2：在硅片表面生长一层场氧，光刻出有源区，再生长一层预氧后通过离子注入P型杂质并退火处理制备浮空P区(9)，所述浮空P区(9)位于N型漂移区(10)顶层的一侧；步骤3：在硅片表面生长一层场氧，光刻出有源区，再生长一层预氧后通过离子注...

【专利技术属性】
技术研发人员：张金平，田丰境，赵倩，刘竞秀，李泽宏，任敏，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51