瞬态抑制二极管芯片结构制造技术

本发明专利技术公开一种瞬态抑制二极管芯片结构，该瞬态抑制二极管芯片结构包括：第一导电类型衬底层；形成于第一导电类型衬底层一表面的第一导电类型注入层；形成于第一导电类型衬底层与第一导电类型注入层之间的第二导电类型外延层；以及隔离结构，隔离结构贯穿第一导电类型注入层及第二导电类型外延层，将第一导电类型注入层及第二导电类型外延层分隔成两个及以上区域。本发明专利技术技术方案设计芯片电极位于同一侧实现免封装，降低成本。

Transient suppression diode chip structure

The invention discloses a transient suppression diode chip structure, the transient suppression diode chip structure includes: a first conductive type layer formed on the substrate; a first conductive type layer of a first conductivity type substrate surface of the implanted layer is formed on the first substrate; the conductive type layer and the first conductivity type into second conductivity type epitaxial layer between the layers and isolation; the structure, isolation structure through the first conductivity type injection layer and a two conductive type epitaxial layer, the first conductive layer and the two conductive type injection type epitaxial layer is divided into two or more regions. The design chip electrode of the invention is located on the same side to realize the free package and reduce the cost.

【技术实现步骤摘要】
瞬态抑制二极管芯片结构
本专利技术涉及半导
，特别涉及一种瞬态抑制二极管芯片结构。
技术介绍
TVS(TransientVoltageSuppressor，瞬态抑制二极管)芯片，一种新型高效电路防护器件，它具有极快的响应时间(亚纳秒级)和相当高的浪涌吸收能力。当它的两端经受瞬间的高能量冲击时，TVS能以极高的速度由高阻抗变为低阻抗，以吸收一个瞬间大电流，把它的两端电压箝制在一个预定的安全数值上，从而保护后面的电路元件不受瞬态高压尖峰脉冲的冲击。防护器件作为电路模块的一部分，其小型化和集成化是发展方向，由于TVS芯片的结构特性，目前主要采用外部打线或焊接的方式来封装应用，封装成本较高，占用面积较大。
技术实现思路
本专利技术的主要目的是提供一种瞬态抑制二极管芯片结构，旨在实现免封装直接应用，降低成本。为实现上述目的，本专利技术提出的瞬态抑制二极管芯片结构，包括第一导电类型衬底层；形成于第一导电类型衬底层一表面的第一导电类型注入层；形成于第一导电类型衬底层与第一导电类型注入层之间的第二导电类型外延层；以及隔离结构，所述隔离结构贯穿所述第一导电类型注入层及所述第二导电类型外延层，将所述第一导电类型注入层及所述第二导电类型外延层分隔成至少两个区域。优选地，还包括第一导电类型外延层，所述第一导电类型外延层形成于所述第一导电类型注入层与所述第二导电类型外延层之间，所述隔离结构贯穿所述第一导电类型外延层。优选地，所述第一导电类型衬底层为P型衬底层、所述第一导电类型注入层为P型注入层、所述第一导电类型外延层为P型外延层、所述第二导电类型外延层为N型外延层；或者所述第一导电类型衬底层为N型衬底层、所述第一导电类型注入层为N型注入层、所述第一导电类型外延层为N型外延层、所述第二导电类型外延层为P型外延层。优选地，所述瞬态抑制二极管芯片结构还包括金属层，所述金属层形成于第一导电类型注入层上；所述隔离结构贯穿所述金属层。优选地，所述金属层厚度范围为0～200μm。优选地，其特征在于，所述隔离结构包括隔离槽，所述隔离槽贯穿所述第一导电类型注入层及所述第二导电类型外延层。优选地，边缘隔离槽也可以是内沟槽，所述隔离槽贯穿所述第一导电类型注入层及所述第二导电类型外延层。优选地，增加中间隔离槽数目，可以实现更多级的TVS互联，所述隔离槽贯穿所述第一导电类型注入层及所述第二导电类型外延层。本专利技术技术方案中，第一导电类型衬底层、第一导电类型注入层、第二导电类型外延层之间形成双向PN结，通过隔离结构将第一导电类型注入层及第二导电类型外延层分隔成多个独立的区域，不同的区域之间通过第一导电类型衬底层连接，从而形成一种瞬态抑制二极管芯片结构。本专利技术技术方案中，采用一颗芯片凸点电极压焊PCB上，实现免封装应用，相对传统的采用多颗芯片进行封装的技术方案，成本低，面积较小，适应小型化和集成化的发展趋势。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其它的附图。图1为本专利技术瞬态抑制二极管芯片结构第一实施例的剖面示意图；图2为本专利技术瞬态抑制二极管芯片结构第二实施例的剖面示意图；图3为本专利技术瞬态抑制二极管芯片结构第三实施例的剖面示意图；图4为本专利技术瞬态抑制二极管芯片结构第四实施例的剖面示意图；图5为本专利技术瞬态抑制二极管芯片结构第五实施例的剖面示意图；；图6为图3中瞬态抑制二极管芯片结构一实施例的交流应用电路图；图7为图3中瞬态抑制二极管芯片结构一实施例的直流应用电路图。附图标号说明：标号名称标号名称10第一导电类型衬底层50金属层20第二导电类型外延层60第一导电类型外延层30第一导电类型注入层TVS1第一瞬态抑制二极管40隔离结构TVS2第二瞬态抑制二极管TVS3第三瞬态抑制二极管41内沟槽42接触隔离层本专利技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。需要说明，本专利技术实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。另外，在本专利技术中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当人认为这种技术方案的结合不存在，也不在本专利技术要求的保护范围之内。本专利技术提出一种瞬态抑制二极管芯片结构。参照图1、图3及图5，在本专利技术实施例中，该瞬态抑制二极管芯片结构，包括：第一导电类型衬底层10；形成于第一导电类型衬底层10一表面的第一导电类型注入层30；形成于第一导电类型衬底层10与第一导电类型注入层30之间的第二导电类型外延层20；以及隔离结构40，所述隔离结构40贯穿所述第一导电类型注入层30及所述第二导电类型外延层20，将所述第一导电类型注入层30及所述第二导电类型外延层20分隔成两个及以上区域。参照图3，在第三实施例中，该瞬态抑制二极管芯片结构扩展的三IO应用于一种以太网三线电源口防护技术方案中，只需用一颗三IO芯片，该器件的三个IO是等效的。在本实施例中，隔离结构40将第一导电类型注入层30及第二导电类型外延层20分隔成三个区域，分别为第一区域A、第二区域B及第三区域C。第一区域A、第二区域B及第三区域C通过第一导电类型衬底层10连接。在应用时，分别在第一区域A、第二区域B及第三区域C设置三个凸点电极(pin1、pin2及pin3)，分别与三个区域中的注入层相连接。第一区域A与第一导电类型衬底层10共同形成第一瞬态抑制二极管TVS1、第二区域B与第一导电类型衬底层10共同形成第二瞬态抑制二极管TVS2、第三区域C与第一导电类型衬底层10共同形成第三瞬态抑制二极管TVS3。第一瞬态抑制二极管TVS1、第二瞬态抑制二极管TVS2及第三瞬态抑制二极管TVS3通过第一导电类型衬底层10连接，实现了只需用一颗三IO芯片满足防护技术的需求。本专利技术技术方案中，第一导电类型衬底层10、第一导电类型注入层30、第二导电类型外延层20之间形成双向PN结，通过隔离结构40将第一导电类型注入层30及第二导电类型外延层20分隔成多个独立的区域，不同的区域之间通过第一导电类型衬底层10连接，从而形成一种瞬态抑制二极管芯片结构。本专利技术技术方案中，可直接将该芯片凸点电极压焊在PCB板上，实现免封装应用，相对传统的采用多颗芯片进行封装的技术方案，成本低，面积较小，适应小型化和集成化的发展本文档来自技高网...

【技术保护点】
一种瞬态抑制二极管芯片结构，其特征在于，包括第一导电类型衬底层；形成于第一导电类型衬底层一表面的第一导电类型注入层；形成于第一导电类型衬底层与第一导电类型注入层之间的第二导电类型外延层；以及隔离结构，所述隔离结构贯穿所述第一导电类型注入层及所述第二导电类型外延层，将所述第一导电类型注入层及所述第二导电类型外延层分隔成两个及以上区域。

【技术特征摘要】
1.一种瞬态抑制二极管芯片结构，其特征在于，包括第一导电类型衬底层；形成于第一导电类型衬底层一表面的第一导电类型注入层；形成于第一导电类型衬底层与第一导电类型注入层之间的第二导电类型外延层；以及隔离结构，所述隔离结构贯穿所述第一导电类型注入层及所述第二导电类型外延层，将所述第一导电类型注入层及所述第二导电类型外延层分隔成两个及以上区域。2.如权利要求1所述的瞬态抑制二极管芯片结构，其特征在于，还包括第一导电类型外延层，所述第一导电类型外延层形成于所述第一导电类型注入层与所述第二导电类型外延层之间，所述隔离结构贯穿所述第一导电类型外延层。3.如权利要求2所述的瞬态抑制二极管芯片结构，其特征在于，所述第一导电类型衬底层为P型衬底层、所述第一导电类型注...

【专利技术属性】
技术研发人员：喻先坤，
申请(专利权)人：东莞市阿甘半导体有限公司，
类型：发明
国别省市：广东,44