GOA电路制造技术

本发明专利技术涉及一种GOA电路。该GOA电路的第N级GOA电路单元的信号放大电路部分包括：第一放大电路薄膜晶体管(T1)栅极连接直流高电位(VGH)，源极和漏极连接第一放大电路节点(S(N))和直流高电位(VGH)；第二放大电路薄膜晶体管(T2)栅极连接第N级内部信号输出点(G(N)_in)，源极和漏极连接第一放大电路节点(S(N))和直流低电位(VSS)；第三放大电路薄膜晶体管(T3)栅极连接直流高电位(VGH)，源极和漏极连接第N级外部信号输出点(G(N)_out)和直流高电位(VGH)；第四放大电路薄膜晶体管(T4)栅极连接第一放大电路节点(S(N))，源极和漏极连接第N级外部信号输出点(G(N)_out)和直流低电位(VSS)。本发明专利技术可以改善GOA栅极输出波形和降低功耗。

GOA circuit

The invention relates to a GOA circuit. \u8be5GOA\u7535\u8def\u7684\u7b2cN\u7ea7GOA\u7535\u8def\u5355\u5143\u7684\u4fe1\u53f7\u653e\u5927\u7535\u8def\u90e8\u5206\u5305\u62ec\uff1a\u7b2c\u4e00\u653e\u5927\u7535\u8def\u8584\u819c\u6676\u4f53\u7ba1(T1)\u6805\u6781\u8fde\u63a5\u76f4\u6d41\u9ad8\u7535\u4f4d(VGH)\uff0c\u6e90\u6781\u548c\u6f0f\u6781\u8fde\u63a5\u7b2c\u4e00\u653e\u5927\u7535\u8def\u8282\u70b9(S(N))\u548c\u76f4\u6d41\u9ad8\u7535\u4f4d(VGH)\uff1b\u7b2c\u4e8c\u653e\u5927\u7535\u8def\u8584\u819c\u6676\u4f53\u7ba1(T2)\u6805\u6781\u8fde\u63a5\u7b2cN\u7ea7\u5185\u90e8\u4fe1\u53f7\u8f93\u51fa\u70b9(G(N)_in)\uff0c\u6e90\u6781\u548c\u6f0f\u6781\u8fde\u63a5\u7b2c\u4e00\u653e\u5927\u7535\u8def\u8282\u70b9(S(N))\u548c\u76f4\u6d41\u4f4e\u7535\u4f4d(VSS)\uff1b\u7b2c\u4e09\u653e\u5927\u7535\u8def\u8584\u819c\u6676\u4f53\u7ba1(T3)\u6805\u6781\u8fde\u63a5\u76f4\u6d41\u9ad8\u7535\u4f4d(VGH)\uff0c\u6e90\u6781\u548c\u6f0f\u6781\u8fde\u63a5\u7b2cN\u7ea7\u5916\u90e8\u4fe1\u53f7\u8f93\u51fa\u70b9(G(N)_out)\u548c\u76f4\u6d41\u9ad8\u7535\u4f4d(VGH)\uff1b\u7b2c\u56db\u653e\u5927\u7535\u8def\u8584\u819c\u6676\u4f53\u7ba1(T4)\u6805\u6781\u8fde\u63a5\u7b2c\u4e00\u653e\u5927\u7535\u8def\u8282\u70b9(S(N))\uff0c\u6e90\u6781\u548c\u6f0f\u6781\u8fde\u63a5\u7b2cN\u7ea7\u5916\u90e8\u4fe1\u53f7\u8f93\u51fa\u70b9(G(N)_out)\u548c\u76f4\u6d41\u4f4e\u7535\u4f4d(VSS)\u3002 The invention can improve the GOA gate output waveform and reduce the power consumption.

【技术实现步骤摘要】
GOA电路
本专利技术涉及显示
，尤其涉及一种GOA电路。
技术介绍
GOA(GateDriveronArray，阵列基板行驱动)技术有利于显示屏行驱动(gatedriver)侧窄边框的设计和成本的降低，得到广泛地应用和研究。图1为现有一种GOA电路的一级GOA电路单元示意图，GOA电路一般包括级联的多个GOA电路单元，设N为自然数，第N级GOA电路单元连接第N级信号输出点G(N)，负责输出第N行水平扫描信号。各级GOA电路单元所需信号是从系统端的电平移位(Levelshift)单元给入。图2所示为图1中GOA电路单元所需信号和重要节点的波形和电压的波形。STV是起始信号，用于输入最初一级的GOA电路单元进行启动；CK，XCK是信号相位完全相反的高频交流电，这些信号的高低电位分别是28V，﹣5V，当采用正反向扫描驱动方式时会分别用到此两个相位相反的时钟信号CK和XCK；VSS表示直流低电位，输入低压直流电，电位为-5V。另一方面，目前的IGZO(铟镓锌氧化物)-TFT(薄膜晶体管)具有高的迁移率，和良好的器件稳定性等优点。
技术实现思路
因此，本专利技术的目的在于提供一种GOA电路，将电平移位功能集成到GOA电路上。为实现上述目的，本专利技术提供了一种GOA电路，包括级联的多个GOA电路单元，设N为自然数，第N级GOA电路单元包括GOA电路部分和信号放大电路部分，该GOA电路部分设有第N级内部信号输出点并通过该内部信号输出点连接该信号放大电路部分，该信号放大电路部分包括：第一放大电路薄膜晶体管，其栅极连接直流高电位，源极和漏极分别连接第一放大电路节点和直流高电位；第二放大电路薄膜晶体管，其栅极连接第N级内部信号输出点，源极和漏极分别连接第一放大电路节点和直流低电位；第三放大电路薄膜晶体管，其栅极连接直流高电位，源极和漏极分别连接第N级外部信号输出点和直流高电位；第四放大电路薄膜晶体管，其栅极连接第一放大电路节点，源极和漏极分别连接第N级外部信号输出点和直流低电位。其中，所述GOA电路基于IGZO-TFT制造。其中，所述GOA电路部分包括：第一薄膜晶体管，其栅极连接第N－1级内部信号输出点，源极和漏极分别连接第一节点和第N－1级内部信号输出点；第二薄膜晶体管，其栅极连接第一节点，源极和漏极分别连接时钟信号和第N级内部信号输出点；第三薄膜晶体管，其栅极连接第N+1级内部信号输出点，源极和漏极分别连接第N级内部信号输出点和直流低电位；第四薄膜晶体管，其栅极连接第N+1级内部信号输出点，源极和漏极分别连接第一节点和直流低电位；第五薄膜晶体管，其栅极连接第二节点，源极和漏极分别连接第N级内部信号输出点和直流低电位；第六薄膜晶体管，其栅极连接第二节点，源极和漏极分别连接第一节点和直流低电位；第七薄膜晶体管，其栅极连接时钟信号，源极和漏极分别连接时钟信号和第二节点；第八薄膜晶体管，其栅极连接第一节点，源极和漏极分别连接第二节点和直流低电位；自举电容，其两端分别连接第一节点和第N级内部信号输出点。其中，所述直流低电位为﹣5伏。其中，所述直流高电位为28伏。本专利技术还提供了一种GOA电路，包括级联的多个GOA电路单元，设N为自然数，第N级GOA电路单元包括GOA电路部分和信号放大电路部分，该GOA电路部分设有第N级内部信号输出点并通过该内部信号输出点连接该信号放大电路部分，该信号放大电路部分包括：第一放大电路薄膜晶体管，其栅极连接直流高电位，源极和漏极分别连接第一放大电路节点和直流高电位；第二放大电路薄膜晶体管，其栅极连接第N级内部信号输出点，源极和漏极分别连接第一放大电路节点和直流低电位；第三放大电路薄膜晶体管，其栅极连接直流高电位，源极和漏极分别连接第二放大电路节点和直流高电位；第四放大电路薄膜晶体管，其栅极连接第二放大电路节点，源极和漏极分别连接第N级外部信号输出点和直流高电位；第五放大电路薄膜晶体管，其栅极连接第一放大电路节点，源极和漏极分别连接第N级外部信号输出点和直流低电位；放大电路自举电容，其两端分别连接第二放大电路节点和第N级外部信号输出点。其中，所述GOA电路基于IGZO-TFT制造。其中，所述GOA电路部分包括：第一薄膜晶体管，其栅极连接第N－1级内部信号输出点，源极和漏极分别连接第一节点和第N－1级内部信号输出点；第二薄膜晶体管，其栅极连接第一节点，源极和漏极分别连接时钟信号和第N级内部信号输出点；第三薄膜晶体管，其栅极连接第N+1级内部信号输出点，源极和漏极分别连接第N级内部信号输出点和直流低电位；第四薄膜晶体管，其栅极连接第N+1级内部信号输出点，源极和漏极分别连接第一节点和直流低电位；第五薄膜晶体管，其栅极连接第二节点，源极和漏极分别连接第N级内部信号输出点和直流低电位；第六薄膜晶体管，其栅极连接第二节点，源极和漏极分别连接第一节点和直流低电位；第七薄膜晶体管，其栅极连接时钟信号，源极和漏极分别连接时钟信号和第二节点；第八薄膜晶体管，其栅极连接第一节点，源极和漏极分别连接第二节点和直流低电位；自举电容，其两端分别连接第一节点和第N级内部信号输出点。其中，所述直流低电位为﹣5伏。其中，所述直流高电位为28伏。综上，本专利技术的GOA电路将电平位移的功能集成到GOA电路上，有利于降低驱动IC成本的同时，可以改善GOA栅极输出波形(波形的上升时间和波形的下降时间)和降低功耗。附图说明下面结合附图，通过对本专利技术的具体实施方式详细描述，将使本专利技术的技术方案及其他有益效果显而易见。附图中，图1为现有一种GOA电路的一级GOA电路单元示意图；图2为图1所示GOA电路单元所需信号和重要节点的波形和电压的波形示意图；图3为本专利技术GOA电路一较佳实施例的GOA电路单元示意图；图4为本专利技术GOA电路又一较佳实施例的GOA电路单元示意图；图5为图3和图4所示GOA电路单元所需信号和重要节点的波形和电压的波形示意图。具体实施方式参见图3，其为本专利技术GOA电路一较佳实施例的GOA电路单元示意图，包括了GOA电路和信号放大电路两部分，信号放大电路部分由四颗TFT(T1，T2，T3，T4)组成，该较佳实施例中的GOA电路部分仅用于举例，也可以采用其他适合的GOA电路形式。图5为图3所示GOA电路单元所需信号和重要节点的波形和电压的波形示意图。STV,CK，XCK，VGH，VSS是系统端给的信号。其中，STV，CK，XCK的高低电位是5V和-5V，STV用于最初一级GOA单元的启动，当采用正反向扫描驱动方式时会分别用到此两个相位相反的时钟信号CK和XCK；VGH为直流高电位，是高压直流电，电位可以为28V，VSS为直流低电位，是低压直流电，电位可以为-5V，G(N-1)_in，G(N)_in，G(N+1)_in分别代表第N-1，N，N+1级GOA电路单元的GOA电路部分的内部的栅极(gate)的输出波形，该波形是没有经过信号放大的波形，即高低电位分别为5V和-5V。G(N)_out是指第N级GOA电路单元经信号放大电路部分向外输出的栅极输出波形，该波形是经过放大，正常驱动像素TFT栅极的波形，高低电位分别为28V，-5V。如图3所示，该较佳实施例的GOA电路主要包括GOA电路部分和信号放大电路部分，该GOA电路部分设有第N级内本文档来自技高网...

【技术保护点】
一种GOA电路，其特征在于，包括级联的多个GOA电路单元，设N为自然数，第N级GOA电路单元包括GOA电路部分和信号放大电路部分，该GOA电路部分设有第N级内部信号输出点(G(N)_in)并通过该内部信号输出点(G(N)_in)连接该信号放大电路部分，该信号放大电路部分包括：第一放大电路薄膜晶体管(T1)，其栅极连接直流高电位(VGH)，源极和漏极分别连接第一放大电路节点(S(N))和直流高电位(VGH)；第二放大电路薄膜晶体管(T2)，其栅极连接第N级内部信号输出点(G(N)_in)，源极和漏极分别连接第一放大电路节点(S(N))和直流低电位(VSS)；第三放大电路薄膜晶体管(T3)，其栅极连接直流高电位(VGH)，源极和漏极分别连接第N级外部信号输出点(G(N)_out)和直流高电位(VGH)；第四放大电路薄膜晶体管(T4)，其栅极连接第一放大电路节点(S(N))，源极和漏极分别连接第N级外部信号输出点(G(N)_out)和直流低电位(VSS)。

【技术特征摘要】
1.一种GOA电路，其特征在于，包括级联的多个GOA电路单元，设N为自然数，第N级GOA电路单元包括GOA电路部分和信号放大电路部分，该GOA电路部分设有第N级内部信号输出点(G(N)_in)并通过该内部信号输出点(G(N)_in)连接该信号放大电路部分，该信号放大电路部分包括：第一放大电路薄膜晶体管(T1)，其栅极连接直流高电位(VGH)，源极和漏极分别连接第一放大电路节点(S(N))和直流高电位(VGH)；第二放大电路薄膜晶体管(T2)，其栅极连接第N级内部信号输出点(G(N)_in)，源极和漏极分别连接第一放大电路节点(S(N))和直流低电位(VSS)；第三放大电路薄膜晶体管(T3)，其栅极连接直流高电位(VGH)，源极和漏极分别连接第N级外部信号输出点(G(N)_out)和直流高电位(VGH)；第四放大电路薄膜晶体管(T4)，其栅极连接第一放大电路节点(S(N))，源极和漏极分别连接第N级外部信号输出点(G(N)_out)和直流低电位(VSS)。2.如权利要求1所述的GOA电路，其特征在于，所述GOA电路基于IGZO-TFT制造。3.如权利要求1所述的GOA电路，其特征在于，所述GOA电路部分包括：第一薄膜晶体管(T11)，其栅极连接第N－1级内部信号输出点(G(N－1)_in)，源极和漏极分别连接第一节点(Q(N))和第N－1级内部信号输出点(G(N－1)_in)；第二薄膜晶体管(T21)，其栅极连接第一节点(Q(N))，源极和漏极分别连接时钟信号(CK)和第N级内部信号输出点(G(N)_in)；第三薄膜晶体管(T31)，其栅极连接第N+1级内部信号输出点(G(N+1)_in)，源极和漏极分别连接第N级内部信号输出点(G(N)_in)和直流低电位(VSS)；第四薄膜晶体管(T41)，其栅极连接第N+1级内部信号输出点(G(N+1)_in)，源极和漏极分别连接第一节点(Q(N))和直流低电位(VSS)；第五薄膜晶体管(T32)，其栅极连接第二节点(P(N))，源极和漏极分别连接第N级内部信号输出点(G(N)_in)和直流低电位(VSS)；第六薄膜晶体管(T42)，其栅极连接第二节点(P(N))，源极和漏极分别连接第一节点(Q(N))和直流低电位(VSS)；第七薄膜晶体管(T51)，其栅极连接时钟信号(CK)，源极和漏极分别连接时钟信号(CK)和第二节点(P(N))；第八薄膜晶体管(T52)，其栅极连接第一节点(Q(N))，源极和漏极分别连接第二节点(P(N))和直流低电位(VSS)；自举电容(Cb)，其两端分别连接第一节点(Q(N))和第N级内部信号输出点(G(N)_in)。4.如权利要求1所述的GOA电路，其特征在于，所述直流低电位(VSS)为﹣5伏。5.如权利要求1所述的GOA电路，其特征在于，所述直流高电位(VGH)为28伏。6.一种GOA电路，其特征在于，包括级联的多个GOA电路单元，设N为自然数，第N级GOA电路单元包括GOA电路部分和信号放大电路...

【专利技术属性】
技术研发人员：石龙强，陈书志，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：广东,44