半导体晶片以及制备半导体器件的方法技术

本公开涉及半导体晶片以及制备半导体器件的方法。本发明专利技术提供了一种半导体晶片，半导体晶片具有基础材料，基础材料具有第一厚度以及第一表面和第二表面。晶片划线标记设置在基础材料的第一表面上。移除基础材料的第二表面的内部区的一部分以得到小于第一厚度的第二厚度，同时留下围绕半导体晶片的具有第一厚度和非对称宽度的基础材料的边缘支撑环。基础材料的第二厚度小于75微米。晶片划线标记设置在边缘支撑环内。基础材料的第二表面的内部区的移除部分从晶片划线标记垂直偏移。边缘支撑环的宽度较宽以包围晶片划线标记并且在围绕半导体晶片的其它地方较窄。

Semiconductor wafers and methods for the preparation of semiconductor devices

The present disclosure relates to a semiconductor wafer and a method for preparing semiconductor devices. The present invention provides a semiconductor wafer, a semiconductor wafer having a base material, a base material having a first thickness, and a first surface and a second surface. The chip marking marks are set on the first surface of the base material. A part of the inner surface of the second surface of the base material is removed to get the second thickness less than the first thickness, while the edge supporting ring with the first thickness and the asymmetric width of the base material is left behind the semiconductor wafer. The second thickness of the base material is less than 75 microns. The chip marking marks are set in the edge support ring. The removal part of the inner area of the second surface of the base material is vertically shifted from the chip marking mark. The width of the edge support ring is wider to encircle the chip marking and narrow around the other parts of the semiconductor wafer.

【技术实现步骤摘要】
半导体晶片以及制备半导体器件的方法
本专利技术整体涉及半导体器件，并且更具体地涉及半导体晶片以及减小晶片厚度同时使用非对称边缘支撑环包围晶片划线标记的方法。
技术介绍
半导体器件在现代电子产品中很常见。电子部件中半导体器件的数量和密度各不相同。半导体器件可执行多种多样的功能，诸如模数信号处理、传感器、电磁信号的发送和接收、电子器件控制、功率管理以及音频/视频信号处理。分立半导体器件通常包含一种类型的电子部件，例如，发光二极管(LED)、小信号晶体管、电阻器、电容器、电感器、二极管、整流器、晶闸管以及功率金属氧化物半导体场效应晶体管(MOSFET)。集成半导体器件通常包括数百至数百万的电子部件。集成半导体器件的示例包括微控制器、专用集成电路(ASIC)、电源转换、标准逻辑、放大器、时钟管理、存储器、接口电路以及其他信号处理电路。半导体晶片包括基础衬底材料和多个半导体管芯，所述多个半导体管芯形成在由锯道分开的晶片的有源表面上。图1a示出具有基础衬底材料12、有源表面14和背表面16的常规半导体晶片10。许多应用要求减小半导体管芯的高度或厚度以最小化半导体封装的尺寸。图1b示出用研磨机或砂轮20进行的研磨操作，移除了半导体晶片10的背表面16的一部分，并将半导体晶片的厚度减小至约100微米(μm)。砂轮20受控，以围绕半导体晶片10的周边留出基础衬底材料12的边缘支撑环22，用于结构支撑。砂轮20减小了边缘支撑环22内晶片的内部区或晶片研磨区域24中半导体晶片10的厚度。图1c示出砂轮20的顶视图，移除了半导体晶片10的背表面16的一部分并减小了研磨区域24中半导体管芯的厚度或高度，同时围绕半导体晶片10的周边留出基础衬底材料12的边缘支撑环22。边缘支撑环22的高度大于半导体晶片10的研磨后厚度，以维持更薄半导体晶片的结构完整性，用于晶片操作和制造工艺。边缘支撑环22的宽度围绕半导体晶片10对称，从晶片的内壁26至外边缘28的典型宽度W22为3.0毫米(mm)。半导体晶片10还包括有源表面14上的晶片划线识别标记30，位于半导体晶片10的边缘附近，邻近取向凹口32，如图1d的顶视图所示。晶片划线标记30采用激光雕刻，带有半导体晶片10的唯一标识符。激光使用多个ID点在晶片划线ID区内切割出有源表面14，以标记唯一晶片标识符编号或代码。激光ID点的深度为45μm±15μm，或者典型地为约35μm。因此，晶片划线标记30内的基础衬底材料12的某些部分由于激光标记而具有减小的厚度。为了利用半导体晶片10生产出最多的半导体管芯，将研磨区域24制造得尽可能大，同时留出足以维持半导体晶片结构完整性的边缘支撑环22的宽度和高度，用于晶片操作和制造工艺。背表面16中研磨区域24的垂直投影重叠有源表面14中的晶片划线标记30。晶片划线标记30的一部分设置在边缘支撑环22上，并且晶片划线标记的一部分设置在研磨区域24的垂直投影内，即在有源表面14的与研磨区域相对的区域上。在一些情况下，研磨区域24延伸至晶片划线标记30中激光ID点的深度，留下完全穿过基础衬底材料12的开口，尤其是当半导体晶片薄至40μm以下时。在其它情况下，研磨区域24几乎延伸至晶片划线标记30中激光ID点的深度，其中激光ID点与研磨区域之间的基础衬底材料12的剩余厚度疑似有缺陷。换句话讲，将背表面16研磨成在激光ID点的深度处或附近的点形成孔或应力集中点，这可导致后续制造工艺期间半导体晶片10破损。
技术实现思路
根据本公开的一个方面，提供了一种制备半导体器件的方法，包括：提供包括基础材料的半导体晶片；在所述基础材料的第一表面上提供晶片划线标记；以及从与所述第一表面相对的第二表面移除所述基础材料的一部分，同时留下围绕所述半导体晶片的具有非对称宽度的所述基础材料的边缘支撑环，其中所述晶片划线标记设置在所述边缘支撑环内。根据本公开的另一方面，提供了一种半导体晶片，其包括基础材料，所述半导体晶片包括：位于所述基础材料的第一表面上的晶片划线标记；所述基础材料的边缘支撑环，围绕所述半导体晶片，具有第一厚度和非对称宽度；以及所述基础材料的第二表面的内部区，具有小于所述第一厚度的第二厚度，其中所述晶片划线标记设置在所述边缘支撑环内。附图说明图1a-1d示出常规的半导体晶片减薄工艺；图2a-2c示出具有由锯道分开的多个半导体管芯的半导体晶片；并且图3a-3l示出减小半导体晶片的厚度同时使用非对称边缘支撑环包围晶片划线标记的工艺。具体实施方式下文参照附图描述了一个或多个实施方案，其中类似的数字表示相同或相似的元件。虽然按照实现某些目标的最佳模式描述了附图，但描述旨在涵盖可包括在本公开的实质和范围内的替代形式、修改形式和等同形式。如本文使用的术语“半导体管芯”兼指该词语的单数形式和复数形式，并且相应地，可同时涉及单个半导体器件和多个半导体器件。半导体器件一般采用两种复杂的制造工艺制造：前端制造和后端制造。前端制造涉及在半导体晶片的表面上形成多个管芯。晶片上的每个管芯可包含有源电子部件、无源电子部件以及光学器件，它们电连接以形成功能电路。有源电子部件诸如晶体管和二极管具有控制电流流动的能力。无源电子部件诸如电容器、电感器和电阻器形成执行电路功能所必需的电压电流关系。光学器件通过将光波或电磁辐射的可变衰减转换成电信号来检测和记录图像。后端制造是指将成品晶片切割或切割成单独的半导体管芯，并封装半导体管芯以用于结构支撑、电互连和环境隔离。使用等离子蚀刻、激光切割工具或锯片沿晶片的非功能区(称为锯道或划道)对晶片进行切割。在切割后，单独半导体管芯被安装至封装衬底，该封装衬底包括用于与其他系统部件互连的引脚或互连焊盘。在半导体管芯上方形成的互连焊盘随后连接到封装内的互连焊盘。电连接可通过导电层、凸块、螺柱凸块、导电胶或焊丝形成。密封剂或其他模制材料沉积在封装件上方，以提供物理支撑和电绝缘隔离。然后，将成品封装件插入到电系统中，半导体器件的功能便可提供给其他系统部件使用。图2a示出具有基础衬底材料102诸如硅、锗、磷化铝、砷化铝、砷化镓、氮化镓、磷化铟、碳化硅或其它块状半导体材料的半导体晶片100。多个半导体管芯104形成在晶片100上，通过无源锯道106分开，如上所述。锯道106提供用以将半导体晶片100分隔成单独半导体管芯104的切割区域。在一个实施方案中，半导体晶片100的宽度或直径为100-450毫米(mm)，并且厚度为675-775微米(μm)。在另一个实施方案中，半导体晶片100的宽度或直径为150-300mm。图2b示出半导体晶片100的一部分的剖面图。每个半导体管芯104具有背表面108以及有源表面或区域110，该有源表面或区域包含模拟或数字电路，该模拟或数字电路实施为形成在管芯内并根据管芯的电学设计和功能电互连的有源器件、无源器件、导电层和介电层。例如，电路可包括一个或多个晶体管、二极管以及其他电路元件，这些元件形成在有源表面或区域110内以实现模拟电路或数字电路，诸如数字信号处理器(DSP)、微控制器、ASIC、功率转换、标准逻辑、放大器、时钟管理、存储器、接口电路以及其他信号处理电路。半导体管芯104还可包含用于射频信号处理的集成无源器件(IPD)，诸如电感器、本文档来自技高网...

【技术保护点】
一种制备半导体器件的方法，包括：提供包括基础材料的半导体晶片；在所述基础材料的第一表面上提供晶片划线标记；以及从与所述第一表面相对的第二表面移除所述基础材料的一部分，同时留下围绕所述半导体晶片的具有非对称宽度的所述基础材料的边缘支撑环，其中所述晶片划线标记设置在所述边缘支撑环内。

【技术特征摘要】
2016.07.29 US 15/223,4051.一种制备半导体器件的方法，包括：提供包括基础材料的半导体晶片；在所述基础材料的第一表面上提供晶片划线标记；以及从与所述第一表面相对的第二表面移除所述基础材料的一部分，同时留下围绕所述半导体晶片的具有非对称宽度的所述基础材料的边缘支撑环，其中所述晶片划线标记设置在所述边缘支撑环内。2.根据权利要求1所述的方法，其中所述基础材料的所述移除部分的厚度小于75微米。3.根据权利要求1所述的方法，其中所述半导体晶片的宽度为150-300毫米。4.根据权利要求1所述的方法，其中所述边缘支撑环的宽度较宽以包围所述晶片划线标记，并且在围绕所述半导体晶片的其它地方较窄。5.根据权利要求1所述的方法，其中所述边缘支撑环的所述非对称宽度为3.0-5.0毫米以...

【专利技术属性】
技术研发人员：M·J·塞登，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：美国,US