低温多晶硅阵列基板及制作方法、显示面板技术

本发明专利技术提供了一种低温多晶硅阵列基板，包括基板、设于基板上的凹槽、设于基板上的缓冲层、设于缓冲层上的多晶硅有源层，所述凹槽位于薄膜晶体管的沟道处，所述缓冲层覆盖凹槽，使凹槽内形成空气层。本发明专利技术还提供了一种低温多晶硅阵列基板的制作方法，主要包括如下步骤：在基板上位于薄膜晶体管的沟道处制作凹槽；在基板上沉积金属牺牲层，并通过蚀刻工艺蚀刻除凹槽以外的金属牺牲层；在基板上依次形成缓冲层以及非晶硅层；去除凹槽内的金属牺牲层，使凹槽内形成空气层。本发明专利技术进一步提供了一种显示面板，包括所述的低温多晶硅阵列基板。与现有技术相比，降低了沟道内多晶硅有源层的晶界数量，从而提升薄膜晶体管器件工作的稳定性。

Low temperature polysilicon array substrate and its fabrication method and display panel

The invention provides a low-temperature polysilicon array substrate includes a substrate, a substrate groove is arranged on the base plate, a buffer layer, a buffer layer on the polysilicon active layer, the channel is arranged on the thin film transistor, the buffer layer covers the groove, the groove formed air layer. The invention also provides a manufacturing method of low-temperature polycrystalline silicon array substrate, which comprises the following steps: a channel located in the thin film transistor on the substrate of the flute; depositing a metal sacrificial layer on the substrate, and the etching process of etching groove outside the metal except the sacrificial layer; sequentially forming a buffer layer and a layer of amorphous silicon in in the groove of the substrate; removing the metal sacrificial layer, which is formed in the groove of the air layer. The invention further provides a display panel, including the low temperature polysilicon array substrate. Compared with the existing technology, the grain boundary number of the active layer of polysilicon in the channel is reduced, thus improving the stability of the work of the thin film transistor devices.

【技术实现步骤摘要】
低温多晶硅阵列基板及制作方法、显示面板
本专利技术涉及一种显示面板技术，特别是一种低温多晶硅阵列基板及制作方法、显示面板。
技术介绍
目前，显示面板作为电子设备的显示部件已经广泛的应用于各种电子产品中，而背光模组则是液晶显示装置中的一个重要部件。对于高端的显示面板而言(LCD或OLED)，阵列基板通常会采用LTPS(低温多晶硅)来形成控制TFT(薄膜晶体管)。常用的低温多晶硅制作方法是采用将沉积在衬底的非晶硅经过准分子激光退火(ELA)融化再结晶后形成，而采用ELA重结晶的方式形成的多晶硅具有大量的晶界，如图1所示的表面形貌，大量的晶界会无序的分布于最后形成的薄膜晶体管的沟道内，这些晶界会形成缺陷态中心，影响TFT的输出特性。
技术实现思路
为克服现有技术的不足，本专利技术提供一种低温多晶硅阵列基板及制作方法、显示面板，使多晶硅有源层制备于平整的平面上，降低薄膜晶体管的沟道位置上的多晶硅有源层的晶界数量，提升薄膜晶体管器件的工作稳定性，增强现实效果。本专利技术提供了一种低温多晶硅阵列基板，包括基板、设于基板上的凹槽、设于基板上的缓冲层、设于缓冲层上的多晶硅有源层，所述凹槽位于薄膜晶体管的本文档来自技高网...

【技术保护点】
一种低温多晶硅阵列基板，其特征在于：包括基板(1)、设于基板(1)上的凹槽(2)、设于基板(1)上的缓冲层(3)、设于缓冲层(3)上的多晶硅有源层(4)，所述凹槽(2)位于薄膜晶体管的沟道处，所述缓冲层(3)覆盖凹槽(2)的表面使凹槽(2)内形成空气层。

【技术特征摘要】
1.一种低温多晶硅阵列基板，其特征在于：包括基板(1)、设于基板(1)上的凹槽(2)、设于基板(1)上的缓冲层(3)、设于缓冲层(3)上的多晶硅有源层(4)，所述凹槽(2)位于薄膜晶体管的沟道处，所述缓冲层(3)覆盖凹槽(2)的表面使凹槽(2)内形成空气层。2.根据权利要求1所述的低温多晶硅阵列基板，其特征在于：所述凹槽(2)的深度与多晶硅有源层(4)的厚度相等。3.一种低温多晶硅阵列基板的制作方法，其特征在于：包括如下步骤：提供一基板(1)；在基板(1)上位于薄膜晶体管的沟道处制作凹槽(2)；在凹槽(2)内设有用于填充凹槽(2)的金属牺牲层(5)；在基板(1)上依次形成缓冲层(3)以及非晶硅层；去除凹槽(2)内的金属牺牲层(5)，使凹槽(2)内形成空气层；对非晶硅层进行准分子激光退火，使非晶硅层形成多晶硅有源层(4)。4.根据权利要求3所述的低温多晶硅阵列基板的制作方法，其特征在...

【专利技术属性】
技术研发人员：王涛，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北,42