具有独立接口路径的存储器设备的通用管芯实现制造技术

存储器设备包括至少两个独立的接口路径，接口路径包括多个存储器存储体。存储器设备可以选择性地以存储体模式或存储体组模式操作。在存储体模式下，存储体作为逻辑存储体被操作，其中来自不同接口路径的分开的物理存储体并行操作。当逻辑存储体被访问时，属于逻辑存储体的所有物理存储体跨接口路径而被并行访问。在存储体组模式下，存储体被独立操作，但以存储体组访问。分开的接口路径作为独立的存储体组被操作，存储体在其存储体组中被单独访问。在存储体组模式下，对分开的存储体组的背对背访问是可能的，而不会造成访问延迟。

Universal core implementation of a memory device with independent interface path

The memory device includes at least two independent path interface, interface path includes a plurality of memory banks. The memory device can be selectively to bank or bank group mode operation mode. In the memory mode, the memory bank is operating as a logical memory, which separates the physical memory from different interface path parallel operation. When the logic memory is accessed, which belongs to the logic of all physical memory memory interface and parallel access across the path. The bank set mode, the banks are operating independently, but the memory access group. As a separate interface path independent bank set is operated, the banks are in the bank set in a separate visit. The bank set mode, to avoid separate groups of back-to-back access is possible, without causing access delay.

【技术实现步骤摘要】
【国外来华专利技术】具有独立接口路径的存储器设备的通用管芯实现相关申请本申请是基于2015年5月19日提交的美国临时申请62/163,863的非临时申请。本申请要求该临时申请的优先权的利益，并且该临时申请通过引用并入本文。
本专利技术的实施例一般地涉及存储器设备，更具体地涉及具有不同数据总线带宽的存储器子系统的通用存储器设备实现。版权声明/许可本专利文献的公开的部分可能包含受版权保护影响的材料。版权所有者不反对任何人对如专利商标局专利文件或记录中所示出的专利文献或专利公开的复制，但以其他方式保留所有版权。版权声明适用于所有数据，如下文和附图所述，并且适用于下述的任何软件：2015，IntelCorporation，AllRightsReserved。
技术介绍
计算设备使用存储器设备来存储用于处理器执行其操作的数据和代码。存在不同类型的存储器设备，其传统上用于不同的上下文中。例如，服务器设备倾向于使用允许每个通道增加存储器容量的存储器设备。因此，趋向于为服务器选择具有较窄接口的存储器设备。然而，这样的存储器设备倾向于消耗更多的功率，使得这样的配置在移动实现方案或其中功耗是重要考虑的其他实现方案中较不理想本文档来自技高网...

【技术保护点】
一种用于在存储器子系统中接合的存储器设备，包括：至少两个独立的接口路径，接口路径包括多个存储器存储体；以及所述存储器设备中的逻辑，用于选择性地以存储体模式或存储体组模式操作所述接口路径，其中，在存储体模式下，第一接口路径的至少一个存储体和第二接口路径的至少一个存储体作为逻辑存储体被并行地访问，其中，响应于具有存储体地址标识符且没有存储体组标识符的命令，所述第一接口路径的至少一个存储体和所述第二接口路径的至少一个存储体被并行地访问；并且其中，在存储体组模式下，响应于具有存储体地址标识符和存储体组标识符的命令，所述第一接口路径的存储体独立于所述第二接口路径的存储体而被访问。

【技术特征摘要】
【国外来华专利技术】2015.05.19 US 62/163,863;2015.09.25 US 14/865,7181.一种用于在存储器子系统中接合的存储器设备，包括：至少两个独立的接口路径，接口路径包括多个存储器存储体；以及所述存储器设备中的逻辑，用于选择性地以存储体模式或存储体组模式操作所述接口路径，其中，在存储体模式下，第一接口路径的至少一个存储体和第二接口路径的至少一个存储体作为逻辑存储体被并行地访问，其中，响应于具有存储体地址标识符且没有存储体组标识符的命令，所述第一接口路径的至少一个存储体和所述第二接口路径的至少一个存储体被并行地访问；并且其中，在存储体组模式下，响应于具有存储体地址标识符和存储体组标识符的命令，所述第一接口路径的存储体独立于所述第二接口路径的存储体而被访问。2.根据权利要求1所述的存储器设备，其中，所述逻辑用于基于模式寄存器的配置，以存储体模式或存储体组模式操作所述接口路径，其中，所述配置包括将所述存储器设备设置为存储体组模式或存储体模式的配置、突发长度(BL)的配置、或这些的组合。3.根据权利要求1至2中任一项所述的存储器设备，其中，在存储体模式下，存储器访问在全I/O(输入/输出)带宽上进行操作。4.根据权利要求1至3中任一项所述的存储器设备，其中，在存储体组模式下，读取访问包括突发斩断操作以减少所述读取访问的数据量。5.根据权利要求4所述的存储器设备，其中，突发斩断操作将数据访问大小减少一半，导致存储器访问在全I/O带宽的1/4上进行操作。6.根据权利要求1至5中任一项所述的存储器设备，其中，在存储体组模式下，存储器访问在分开的接口路径之间进行交错，以导致数据接口总线对所述存储器设备的全带宽利用。7.根据权利要求1至6中任一项所述的存储器设备，其中，在存储体组模式下，如果背对背访问是针对相同存储体组中的存储体，则访问定时为tCCD_L，并且如果背对背访问是针对不同存储体组中的存储体，则访问定时为tCCD_S，其中tCCD_S比tCCD_L短。8.根据权利要求1至7中任一项所述的存储器设备，其中，在存储体组模式下，存储器访问在分开的存储器设备的分开的接口路径之间进行交错，以导致数据接口总线对所述存储器设备的全带宽利用。9.一种用于在存储器子系统中进行接合的方法，包括：向具有至少两个独立的接口路径的存储器设备产生存储器访问命令，接口路径包括多个存储器存储体；以及将所述存储器访问命令发送到所述存储器设备，以使所述存储器设备取决于所述存储器设备是被选择性地配置为存储体模式还是存储体组模式而对所述存储器访问命令不同地进行操作，其中，在存储体模式下，第一接口路径的至少一个存储体和第二接口路径的至少一个存储体作为逻辑存储体被并行地访问，其中，响应于具有存储体地址标识符且没有存储体组标识符的命令，所述第一接口路径的至少一个存储体和所述第二接口路径的至少一个存储体被并行地访问；并且其中，在存储体组模式下，响应于具有存储体地址标识符和存储体组标识符的命令，所述第一接口路径的存储体独立于所述第二接口路径的存储体而被访问。10.根据权利要求9所述的方法，还包括：经由所述存储器设备的模式寄存器设置所述存储器设备以存储体模式或存储体组模式操作所述接口路径，包括将所述存储器设备设置为存储体组模式或存储体模式的配置、或突发长度(BL)的配置、或两者。11.根据权利要求9至10中任一项所述的方法，其中，在存储体组模式下，读取访问使得所述存储器设备执行突发斩断操作以减少所述读取访问的数据量。12.根据权利要求9至10中任一项所述的方法，其中，在存储体组模式下，发送所述存储器访问命令包括发送用于背对背访问的访问命令，其中，如果所述背对背访问是针对相同存储体组中的存储体，则访问定时为tCCD_L，并且如果所述背对背访问是针对不同存储体组中的存储体，则访问定时为tCCD_S，其中tCCD_S比tCCD_L短。13.一种具有存储器子系统的电子设备，包括：存储器控制器；存储器设备，其耦合到所述存储器控制器，所述存储器设备包括至少两个独立的接口路径，接口路径包括多个存储器存储体；以及所述存储器设备中的逻辑，用于选择性地以存储体模式或存储体组模式操作所述接口路径，其中，在存储体模式下，第一接...

【专利技术属性】
技术研发人员：K·S·贝恩斯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US