一种混合型高压增强型器件结构及其封装件制造技术

本发明专利技术提供一种混合型高压增强型器件结构及其封装件，所述混合型高压增强型器件结构包括：低压增强型晶体管及高压耗尽型晶体管，所述低压增强型晶体管的源端与所述高压耗尽型晶体管的栅端共同连接于源极输出端；所述低压增强型晶体管的栅端连接于栅极输出端；所述高压耗尽型晶体管的漏端连接于漏极输出端；所述高压耗尽型晶体管的源端与所述低压增强型晶体管的漏端相连。本发明专利技术用于解决现有技术中传统的工艺很难获得高可靠性的高压增强型晶体管且制作工艺要求高的问题。

【技术实现步骤摘要】
一种混合型高压增强型器件结构及其封装件
本专利技术属于半导体电子器件设计领域，特别是涉及一种混合型高压增强型器件结构及其封装件。
技术介绍
迄今为止，功率电子应用方面的晶体管绝大多数仍采用Si材料制造。功率应用方面的常规器件包括SiCoolMOS，SiPowerMOSFETs以及SiIGBTs。Si材料功率器件价格便宜，但其同时存在很多的弊端，如相对低的开关速度及较高的电噪声。近些年，III-V族半导体器件(如GaN)以其宽带隙、高电子漂移速度、高热导率、耐高电压、耐高温、抗腐蚀、等突出优点，成为实现高温与大功率、高频及抗辐射、全波长光电器件的理想材料。然而，我们通常所见的III-V族HEMTs(高电子迁移率晶体管，HighElectronMobilityTransistors)及其相关晶体管器件均为耗尽型器件，即其阈值电压(Vth)为负值，在栅压(Vg)为零时，器件为开启状态。而现实中，我们更需要得到增强型器件，即其Vth>0，当Vg＝0时，器件为关闭状态。该种器件在电路开关转换时拥有更高的可靠性且功耗小。因此获得高可靠性的高压III-V族增强型器件刻不容缓。近些年，研究者们曾尝试了改变工艺条件，来实现增强型HEMT，如制作薄势垒，刻蚀栅槽，F-注入等。制作薄势垒，由于势垒层薄会影响极化强度，从而使内部电场下降，能带升高，即实现常关，但其不仅仅关了栅下方区域，同时会使ID等一系列电参数值下降。刻蚀栅槽即把栅下方区域刻薄，从而实现器件常关，但该工艺同时会使得漏电增强。F-注入，即在器件栅的正下方注入F-，使其带负电，从而实现常关。然而，F-注入会破坏晶格，使其无法再修复，影响导电能力，漏电增大。故传统的工艺很难实现高可靠性的高压增强型晶体管，其在制造和生产的可靠性方面都具有很大的挑战，这对器件设计者提出了更高的要求。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种混合型高压增强型器件结构及其封装件，用于解决现有技术中传统的工艺很难获得高可靠性的高压增强型晶体管且制作工艺要求高的问题。为实现上述目的及其他相关目的，本专利技术提供一种混合型高压增强型器件结构，所述混合型高压增强型器件结构包括：低压增强型晶体管及高压耗尽型晶体管，所述低压增强型晶体管的源端与所述高压耗尽型晶体管的栅端共同连接于源极输出端；所述低压增强型晶体管的栅端连接于栅极输出端；所述高压耗尽型晶体管的漏端连接于漏极输出端；所述高压耗尽型晶体管的源端与所述低压增强型晶体管的漏端相连。优选地，还包括二极管，所述二极管的阳极与增强型晶体管的源端相连，所述二极管的阴极与低压增强型晶体管的漏端及高压耗尽型晶体管的源端相连。优选地，所述二极管为肖特基二极管或齐纳二极管。优选地，还包括电容，所述电容的一端与所述高压耗尽型晶体管的栅端相连，所述电容的另一端与所述低压增强型晶体管的源端相连。优选地，所述高压耗尽型晶体管为III-V族晶体管。优选地，所述低压增强型晶体管为硅基晶体管或III-V族晶体管。优选地，还包括电阻，所述电阻的一端与所述高压耗尽型晶体管的栅端相连，所述电阻的另一端与所述低压增强型晶体管的源端相连。本专利技术还提供一种混合型高压增强型器件结构封装件，所述封装件包括：权利要求1至6中任一项所述的混合型高压增强型器件；将所述混合型高压增强型器件予以封装的管壳；所述源极输出端的源极引脚，所述栅极输出端的栅极引脚，所述漏极输出端的漏极引脚，所述源极引脚，栅极引脚及漏极引脚外露于所述管壳。本专利技术还提供一种混合型高压增强型器件结构封装件，所述封装件包括：权利要求7中所述的混合型高压增强型器件；将所述混合型高压增强型器件予以封装的管壳；所述源极输出端的源极引脚，所述栅极输出端的栅极引脚，所述漏极输出端的漏极引脚，所述源极引脚，栅极引脚及漏极引脚外露于所述管壳。优选地，所述电阻设置于所述管壳内，或者设置于所述管壳外。优选地，还包括热沉，所述源极引脚与所述热沉相连，所述栅极引脚及所述漏极引脚分别与所述热沉隔离。如上所述，本专利技术的一种混合型高压增强型器件结构及其封装件，将单个高压耗尽型晶体管与单个低压增强型晶体管相结合封装，实现与单个高压增强型晶体管相同或相似的输出特性。本专利技术以新颖的设计大大降低了对制造传统高压增强型晶体管制作工艺的要求，并实现同传统高压增强型晶体管近似的性能及更高的可靠性。附图说明图1显示为本专利技术实施例一的一种混合型高压增强型器件结构示意图。图2显示为本专利技术(现有技术中)的一种混合型高压增强型器件结构示意图。图3显示为本专利技术实施例二的一种混合型高压增强型器件结构示意图。图4显示为本专利技术实施例三的一种混合型高压增强型器件结构示意图。图5显示为本专利技术实施例四的一种混合型高压增强型器件结构示意图。图6显示为本专利技术实施例五的一种混合型高压增强型器件结构封装件示意图。图7显示为本专利技术实施例五的一种混合型高压增强型器件结构封装件示意图。图8显示为本专利技术实施例五的一种混合型高压增强型器件结构示意图。元件标号说明1源极输出端2栅极输出端3漏极输出端4电容引出端10封装件11低压增强型晶体管12高压耗尽型晶体管13传统高压增强型晶体管14电阻15电容16二极管20热沉21管壳22栅极输出端23漏极输出端24源极输出端具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。请参阅图1～图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。实施例一如图1所示，本实施例提供一种混合型高压增强型器件结构，所述混合型高压增强型器件包括：低压增强型晶体管11及高压耗尽型晶体管12，所述低压增强型晶体管11的源端与所述高压耗尽型晶体管12的栅端共同连在源极输出端1上；所述低压增强型晶体管11的栅端连接在栅极输出端2上；所述高压耗尽型晶体管12的漏端连接在漏极输出端3上；所述高压耗尽型晶体管12的源端与所述低压增强型晶体管11的漏端相连。其中，所述高压耗尽型晶体管12为III-V族晶体管，所述低压增强型晶体管11为硅基晶体管或III-V族晶体管。如图2所示，其为现有技术中的单个传统高压增强型晶体管13，其采用与本专利技术的混合型高压增强型器件采用相同或相似封装结构时，表现出相同或相似的性能。现有技术中的单个传统高压增强型晶体管13的源端与源极输出端1相连，栅端与栅极输出端2相连，漏端与漏极输出端3相连。本实施例提供了一种混合型高压增强型器件，将单个高压耗尽型晶体管12与单个低压增强型晶体管11相结合，可以实现同单个传统高压增强型晶体管13相同或相似的输出特性及更高的可靠性。实验证明，图1和图2中这两种封装后的器件均可在栅极输出端2与漏极输出端3间的相对压降V21＝0V时，阻塞源极输出端1与漏极输出端3之间的高压，即流过晶体管的电流将小于其正常工作本文档来自技高网...

【技术保护点】
一种混合型高压增强型器件结构，其特征在于，所述混合型高压增强型器件结构包括：低压增强型晶体管及高压耗尽型晶体管，所述低压增强型晶体管的源端与所述高压耗尽型晶体管的栅端共同连接于源极输出端；所述低压增强型晶体管的栅端连接于栅极输出端；所述高压耗尽型晶体管的漏端连接于漏极输出端；所述高压耗尽型晶体管的源端与所述低压增强型晶体管的漏端相连。

【技术特征摘要】
1.一种混合型高压增强型器件结构，其特征在于，所述混合型高压增强型器件结构包括：低压增强型晶体管及高压耗尽型晶体管，所述低压增强型晶体管的源端与所述高压耗尽型晶体管的栅端共同连接于源极输出端；所述低压增强型晶体管的栅端连接于栅极输出端；所述高压耗尽型晶体管的漏端连接于漏极输出端；所述高压耗尽型晶体管的源端与所述低压增强型晶体管的漏端相连。2.根据权利要求1所述的混合型高压增强型器件结构，其特征在于：还包括二极管，所述二极管的阳极与低压增强型晶体管的源端相连，所述二极管的阴极与低压增强型晶体管的漏端及高压耗尽型晶体管的源端相连。3.根据权利要求2所述的混合型高压增强型器件结构，其特征在于：所述二极管为肖特基二极管或齐纳二极管。4.根据权利要求1所述的混合型高压增强型器件结构，其特征在于：还包括电容，所述电容的一端与所述高压耗尽型晶体管的栅端相连，所述电容的另一端与所述低压增强型晶体管的源端相连。5.根据权利要求1所述的混合型高压增强型器件结构，其特征在于：所述高压耗尽型晶体管为III-V族晶体管。6.根据权利要求1所述的混合型高压增强型器件结构，其特征在于：所述低压增强型晶体管为硅基晶体管或III-V族晶体管。7...

【专利技术属性】
技术研发人员：姜元祺，
申请(专利权)人：中航重庆微电子有限公司，
类型：发明
国别省市：重庆,50