半导体器件的形成方法技术

一种半导体器件的形成方法，包括：提供基底，所述基底上形成有栅极结构；对所述栅极结构两侧的基底进行预非晶化处理，在所述栅极结构两侧的基底内形成非晶区；在所述栅极结构两侧的基底内形成源漏掺杂区；在所述非晶区上形成应力盖帽层，对所述应力盖帽层以及非晶区进行退火处理，所述退火处理适于使所述非晶区在重新结晶的过程中形成位错，所述位错适于向所述栅极结构下方的沟道区提供拉应力。本发明专利技术提高了作用于沟道区的拉应力大小，从而提高沟道区的载流子迁移率，改善半导体器件的电学性能。

The forming method of semiconductor devices

Including the method of forming a semiconductor device: a substrate, a gate structure is formed on the substrate; the substrate on the two sides of the gate structure of the pre amorphization process, the formation of amorphous region in the substrate on both sides of the gate structure; source drain doping area is formed on the gate structure on both sides of the substrate.; in the non stress cap layer formation of crystal region, the stress cap layer and amorphous region of annealing, the annealing treatment for the amorphous region in the process of re crystallization in the formation of dislocation, the dislocation is adapted to the gate structure below the channel provide tensile stress. The invention improves the tensile stress of the channel region, thus improves the carrier mobility of the channel area and improves the electrical performance of the semiconductor device.

【技术实现步骤摘要】
半导体器件的形成方法
本专利技术涉及半导体制造
，特别涉及一种半导体器件的形成方法。
技术介绍
在半导体器件尤其MOS器件中，提高场效应晶体管的开关频率的一种主要方法是提高驱动电流，而提高驱动电流的主要途径是提高载流子迁移率。现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高半导体器件的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子(NMOS器件中的电子，PMOS器件中的空穴)迁移率，进而提高驱动电流，以此极大地提高半导体器件的性能。通过在场效应晶体管的沟道区中形成稳定应力，提高沟道区中的载流子迁移率。一般的，拉伸应力(tensilestress)可以使沟道区中的分子排布更加疏松，从而提高电子迁移率，适用于NMOS器件；压缩应力(comprehensivetress)可以使沟道区中的分子排布更加紧密，有助于提高空穴迁移率，适用于PMOS器件。目前提高场效应晶体管的载流子迁移率的方式主要包括两种：一种是采用嵌入式锗硅技术和嵌入式碳硅技术提高沟道区的迁移率，嵌入式锗硅材料与硅之间晶格失配形成压应力，以提高PMOS器件的性能；嵌入式碳硅材料与硅之间晶格失配形成拉应力，以提高NMOS器件的性能。另一种是应变记忆技术(SMT，StressMemorizationTechnique)，通过在场效应晶体管的沟道区形成稳定应力，提高沟道区中的载流子迁移率，所述应力记忆技术具体包括采用退火工艺，使得应力盖帽层(ACL，ActivationCappingLayer)底部的栅极结构再结晶，使得应力盖帽层所诱发的应力记忆于MOS器件中，使得MOS器件的电性能改善。然而，现有技术采用SMT技术形成的半导体器件的性能仍有待进一步提高。
技术实现思路
本专利技术解决的问题是提供一种半导体器件的形成方法，提高半导体器件沟道区的载流子迁移率。为解决上述问题，本专利技术提供一种提供基底，所述基底上形成有栅极结构；对所述栅极结构两侧的基底进行预非晶化处理，在所述栅极结构两侧的基底内形成非晶区；在所述栅极结构两侧的基底内形成源漏掺杂区；在所述非晶区上形成应力盖帽层；对所述应力盖帽层以及非晶区进行退火处理，所述退火处理适于使所述非晶区在重新结晶过程中形成位错，所述位错适于向所述栅极结构下方的沟道区提供拉应力。可选的，采用离子注入工艺进行所述预非晶化处理。可选的，所述离子注入工艺的注入离子为Ge、C或N。可选的，所述预非晶化处理的工艺参数包括：注入离子为Ge，注入能量为35kev～50kev，注入剂量为1E14atom/cm2～2E15atom/cm2。可选的，在进行所述退火处理之前，所述源漏掺杂区位于所述基底内的深度比所述非晶区位于所述基底内的深度深；在进行所述退火处理后，所述源漏掺杂区包裹所述非晶区。可选的，所述退火处理包括依次进行的尖峰退火以及激光退火。可选的，，所述尖峰退火的工艺参数包括：退火温度为950℃～1050℃；所述激光退火的工艺参数包括：退火温度为1000℃～1200℃。可选的，所述应力盖帽层的材料为氮化硅。可选的，所述应力盖帽层的厚度为50埃～1000埃。可选的，所述应力盖帽层还位于所述栅极结构顶部和侧壁上。可选的，所述基底内形成有隔离结构，其中，所述栅极结构位于相邻隔离结构之间的基底上；且在进行预非晶化处理之前，还在所述隔离结构上形成边缘栅，所述边缘栅至少覆盖与所述基底相邻接的部分隔离结构。可选的，在沿栅极结构一侧的隔离结构指向另一侧的隔离结构的方向上，所述边缘栅的宽度尺寸大于等于隔离结构顶部尺寸的1/4。可选的，在形成所述非晶区之前，还包括步骤：在所述栅极结构侧壁上形成掩膜侧墙；以所述掩膜侧墙为掩膜，刻蚀位于所述栅极结构两侧的部分厚度的基底，在所述基底内形成凹槽；形成填充满所述凹槽的原位掺杂外延层，所述原位掺杂外延层中掺杂有N型离子；其中，对所述原位掺杂外延层进行所述预非晶化处理形成所述非晶区。可选的，形成的所述非晶区位于所述原位掺杂外延层内。可选的，所述原位掺杂外延层的材料为含有磷离子的硅，其中，磷离子的掺杂浓度为5E20atom/cm3～2.5E21atom/cm3。可选的，在形成所述应力盖帽层之前，去除所述掩膜侧墙。可选的，所述掩膜侧墙包括第一掩膜侧墙以及位于第一掩膜侧墙侧壁上的第二掩膜侧墙，其中，所述第一掩膜侧墙的材料为氧化硅，所述第二掩膜侧墙的材料为氮化硅。可选的，在形成所述掩膜侧墙之前，还包括步骤：在所述栅极结构侧壁上形成偏移侧墙；以所述偏移侧墙为掩膜，对所述栅极结构两侧的基底进行掺杂，形成源漏轻掺杂区；其中，所述掩膜侧墙位于所述偏移侧墙侧壁上。可选的，在退火处理之后，还在所述应力盖帽层上形成层间介质层，且在形成所述层间介质层之后，还包括步骤：刻蚀位于所述栅极结构两侧的层间介质层以及应力盖帽层形成接触孔，所述接触孔露出源漏掺杂区表面；形成填充满所述接触孔的接触插塞。可选的，所述栅极结构为伪栅结构；在退火处理之后，还在所述应力盖帽层上形成层间介质层，且在形成所述层间介质层之后，还包括步骤：去除所述栅极结构，在所述层间介质层内形成开口；形成填充满所述开口的高k金属栅极。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术提供的半导体器件的形成方法的技术方案中，对栅极结构两侧的基底进行预非晶化处理，形成非晶区；并且在栅极结构内形成源漏掺杂区；接着，在非晶区上形成应力盖帽层，然后对应力盖帽层和非晶区进行退火处理，因此非晶区在由非晶态向晶态转化过程中其体积难以变大，使得非晶区在退火处理条件下重新结晶形成位错，所述位错适于向栅极结构下方的沟道区内提供拉应力，从而提高沟道区内的载流子迁移率，且避免了现有技术中通过栅极结构向沟道区施加应力的弊端，改善了形成的半导体器件的电学性能。可选方案，在进行退火处理之前，源漏掺杂区位于所述基底内的深度比所述非晶区位于基底内的深度深，保证在退火处理后源漏掺杂区将非晶区包裹住，避免非晶区造成的漏电流问题，进一步提高半导体器件的电学性能。可选方案中，在进行预非晶化处理之前，还在隔离结构上形成边缘栅，所述边缘栅至少覆盖与所述基底相邻接的部分隔离结构。在退火处理过程中，由于边缘栅对隔离结构具有指向基底底部方向的挤压作用，因此非晶区在非晶态转化为晶态的过程中，非晶区的体积膨胀难以通过隔离结构传递至外界，使得非晶区内尽可能多的形成位错，从而提高位错施加到栅极结构下方沟道区的拉应力的大小。附图说明图1至图12为本专利技术实施例提供的半导体器件形成过程的剖面结构示意图。具体实施方式由
技术介绍
可知，现有技术形成的半导体器件的性能仍有待进一步提高。通常的，采用SMT技术形成的半导体器件的原理在于，形成覆盖栅极结构的应力盖帽层，然后采用退火工艺，使应力盖帽层底部的栅极结构再结晶，通过栅极结构向沟道区提供拉应力。然而，所述栅极结构向沟道区施加的应力作用有限，并且当所述栅极结构被去除时，栅极结构向沟道区施加的应力作用也将消失。为解决上述问题，本专利技术提供一种半导体器件的形成方法，提供基底，所述基底上形成有栅极结构；对所述栅极结构两侧的基底进行预非晶化处理，在所述栅极结构两侧的基底内形成非晶区；在所述栅极结构两侧的基底内形成源漏掺杂区，且所述源漏掺杂区位于所述基本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，其特征在于，包括：提供基底，所述基底上形成有栅极结构；对所述栅极结构两侧的基底进行预非晶化处理，在所述栅极结构两侧的基底内形成非晶区；在所述栅极结构两侧的基底内形成源漏掺杂区；在所述非晶区上形成应力盖帽层；对所述应力盖帽层以及非晶区进行退火处理，所述退火处理适于使所述非晶区在重新结晶过程中形成位错，所述位错适于向所述栅极结构下方的沟道区提供拉应力。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供基底，所述基底上形成有栅极结构；对所述栅极结构两侧的基底进行预非晶化处理，在所述栅极结构两侧的基底内形成非晶区；在所述栅极结构两侧的基底内形成源漏掺杂区；在所述非晶区上形成应力盖帽层；对所述应力盖帽层以及非晶区进行退火处理，所述退火处理适于使所述非晶区在重新结晶过程中形成位错，所述位错适于向所述栅极结构下方的沟道区提供拉应力。2.如权利要求1所述的半导体器件的形成方法，其特征在于，采用离子注入工艺进行所述预非晶化处理。3.如权利要求2所述的半导体器件的形成方法，其特征在于，所述离子注入工艺的注入离子为Ge、C或N。4.如权利要求1所述的半导体器件的形成方法，其特征在于，所述预非晶化处理的工艺参数包括：注入离子为Ge，注入能量为35kev～50kev，注入剂量为1E14atom/cm2～2E15atom/cm2。5.如权利要求1所述的半导体器件的形成方法，其特征在于，在进行所述退火处理之前，所述源漏掺杂区位于所述基底内的深度比所述非晶区位于所述基底内的深度深；在进行所述退火处理后，所述源漏掺杂区包裹所述非晶区。6.如权利要求1所述的半导体器件的形成方法，其特征在于，所述退火处理包括依次进行的尖峰退火以及激光退火。7.如权利要求6所述的半导体器件的形成方法，其特征在于，所述尖峰退火的工艺参数包括：退火温度为950℃～1050℃；所述激光退火的工艺参数包括：退火温度为1000℃～1200℃。8.如权利要求1所述的半导体器件的形成方法，其特征在于，所述应力盖帽层的材料为氮化硅。9.如权利要求1所述的半导体器件的形成方法，其特征在于，所述应力盖帽层的厚度为50埃～1000埃。10.如权利要求1所述的半导体器件的形成方法，其特征在于，所述应力盖帽层还位于所述栅极结构顶部和侧壁上。11.如权利要求1所述的半导体器件的形成方法，其特征在于，所述基底内形成有隔离结构，其中，所述栅极结构位于相邻隔离结构之间的基底上；且在进行预非晶化处理之前，还在所述隔离结构上形成边缘栅，所述边缘栅至少覆盖与所述基底相邻接的部分隔离结构。12.如权利要求11所述的半导体器...

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31