非易失性存储单元和非易失性存储器制造技术

本发明专利技术描述了一种非易失性存储单元。非易失性存储单元包括衬底、绝缘体、浮栅和控制栅极。衬底具有鳍。绝缘体位于衬底的上方，其中，鳍位于绝缘体之间。浮栅位于鳍和绝缘体的上方。控制栅极位于绝缘体上的浮栅的上方且包括位于浮栅的侧壁上方的第一接触槽中的至少一个。本发明专利技术还描述了一种非易失性存储器。

Nonvolatile memory cell and nonvolatile memory

The present invention describes a nonvolatile storage unit. The nonvolatile storage unit consists of a substrate, an insulator, a floating gate, and a control gate. The substrate has fins. The insulators are located above the substrate, where the fins are between the insulators. The floating gate is above the fin and insulator. The control gate is above the floating gate on the insulator and at least one of the first contact grooves located above the side wall of the floating gate. The invention also describes a nonvolatile memory.

【技术实现步骤摘要】
非易失性存储单元和非易失性存储器
本专利技术总体涉及半导体领域，更具体地，涉及非易失性存储单元和非易失性存储器。
技术介绍
非易失性存储器是一种具有一些优势的存储器，优势在于这种存储器允许多个数据存储、读取或擦除操作。即使切断供应给器件的电源，存储在非易失性存储器中的数据仍将保留。非易失性存储器已经成为个人计算机和电子设备中广泛采用的存储器件。随着科学和技术的快速发展，提高了半导体器件的集成水平，并因此需要进一步地减小各种存储器件的尺寸。如果减小存储器件的尺寸，最好增强存储单元的可靠性，从而进一步增强器件性能和降低生产成本。
技术实现思路
根据本专利技术的一个方面，提供了一种非易失性存储单元，包括：衬底，具有鳍；多个绝缘体，位于所述衬底的上方，其中，所述鳍位于所述多个绝缘体之间；浮栅，位于所述鳍和所述多个绝缘体的上方；以及控制栅极，位于所述多个绝缘体上的所述浮栅的上方且包括位于所述浮栅的多个侧壁上方的多个第一接触槽中的至少一个。根据本专利技术的一个方面，提供了一种非易失性存储单元，包括：衬底，具有第一鳍和第二鳍，其中，所述第二鳍位于所述第一鳍的第一侧并且所述第二鳍的导电类型不同于所述第一鳍的导电类型；多个绝缘体，位于所述衬底上方，其中，所述第一鳍和所述第二鳍分别位于所述多个绝缘体之间；浮栅，位于所述第一鳍、所述多个绝缘体和所述第二鳍的上方；以及控制栅极，包括所述第二鳍。根据本专利技术的又一方面，提供了一种非易失性存储器，包括：多个存储单元，位于衬底上方和多个鳍之间，所述衬底包括所述多个鳍和位于所述衬底上方的多个绝缘体，其中，所述多个存储单元分别包括：浮栅，位于所述多个鳍中的一个和所述多个绝缘体的上方；以及控制栅极，位于所述多个绝缘体上的所述浮栅的侧壁上方。附图说明当结合附图进行阅读时，通过下列详细的描述可以更好地理解本专利技术的各方面。应该强调的是，根据工业中的标准实践，没有按比例绘制各种部件。实际上，为了清楚地讨论，可以任意地增加或减小各种部件的尺寸。图1A是示出了根据本专利技术的一些实施例的非易失性存储器的立体图。图1B是示出了根据本专利技术的一些实施例的非仪式性存储器的顶视图。图1C是示出了根据本专利技术的一些实施例的沿着图1B的线A-A’截取的非易失性存储器的截面图。图1D是示出了根据本专利技术的一些实施例的沿着图1B的线B-B’截取的非易失性存储器的截面图。图2A是示出了根据本专利技术的一些实施例的非易失性存储器的立体图。图2B是示出了根据本专利技术的一些实施例的非易失性存储器的顶视图。图2C是示出了根据本专利技术的一些实施例的沿着图2B的线A-A’截取的非易失性存储器的截面图。图2D是示出了根据本专利技术的一些实施例的沿着图2B的线B-B’截取的非易失性存储器的截面图。图2E是示出了根据本专利技术的一些实施例的沿着图2B的线C-C’截取的非易失性存储器的截面图。图3A是示出了根据本专利技术的一些实施例的非易失性存储器的顶视图。图3B是示出了根据本专利技术的一些实施例的沿着图3A的线A-A’截取的非易失性存储器的截面图。图3C是示出了根据本专利技术的一些实施例的沿着图3A的线B-B’截取的非易失性存储器的截面图。图3D是示出了根据本专利技术的一些实施例的沿着图3A的线C-C’截取的非易失性存储器的截面图。图4A是示出了根据本专利技术的一些实施例的非易失性存储器的立体图。图4B是示出了根据本专利技术的一些实施例的非易失性存储器的顶视图。图4C是示出了根据本专利技术的一些实施例的沿着图4B的线A-A’截取的非易失性存储器的截面图。图4D是示出了根据本专利技术的一些实施例的沿着图4B的线B-B’截取的非易失性存储器的截面图。图5A是根据本专利技术的一些实施例的非易失性存储器的电路图。图5B是示出了根据本专利技术的一些实施例的非易失性存储器的顶视图。图5C是示出了根据本专利技术的一些实施例的沿着图5B的线A-A’截取的非易失性存储器截面图。图6A是根据本专利技术的一些实施例的非易失性存储器的电路图。图6B是示出了根据本专利技术的一些实施例的非易失性存储器的顶视图。图6C是示出了根据本专利技术的一些实施例的沿着图6B的线A-A’截取的非易失性存储器的截面图。图6D是示出了根据本专利技术的一些实施例的沿着图6B的线B-B’截取的非易失性存储器的截面图。具体实施方式下列专利技术提供了多种用于实现所提供的主题的不同特征的不同实施例或实例。以下将描述组件和布置的特定实例以简化本专利技术。当然，这些仅是实例并且不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括其他部件可以形成在第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。另外，本专利技术可以在多个实例中重复参考符号和/或字符。这种重复用于简化和清楚，并且其本身不表示所述多个实施例和/或配置之间的关系。此外，在此可使用诸如“在…之下”、“在…下面”、“下面的”、“在…上面”、以及“上面的”等的空间关系术语，以容易的描述如图中所示的一个元件或部件与另一元件(多个元件)或部件(多个部件)的关系。除图中所示的方位之外，空间关系术语将包括使用或操作中的装置的各种不同的方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且通过在此使用的空间关系描述符进行相应地解释。本专利技术的实施例描述了示例性的非易失性存储器。在本专利技术的某些实施例中，非易失性存储器可形成在块状硅衬底上。但是，非易失性存储器可形成在作为替代品的绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底上。并且，根据实施例，硅衬底可包括其他导电层或其他半导体元件，诸如晶体管、二极管等。实施例不用于限制上下文。根据实施例，图1A是示出了根据本专利技术的一些实施例的非易失性存储器的立体图。图1B是示出了根据本专利技术的一些实施例的非易失性存储器的顶视图。图1C是示出了根据本专利技术的一些实施例的沿着图1B的线A-A’截取的非易失性存储器的截面图。图1D是示出了根据本专利技术的一些实施例的沿着图1B的线B-B’截取的非易失性存储器的截面图。如图1A、图1B、图1C和图1D所示，非易失性存储单元包括衬底100、绝缘体104、浮栅108和控制栅极114。提供了其上具有鳍102的衬底100。在一些实施例中，衬底100是块状硅衬底。根据设计需求，衬底100可以是p型衬底或n型衬底且包括不同的掺杂区。掺杂区可被配置为n型存储单元或p型存储单元。在一些实施例，通过下列步骤形成其上具有鳍102的衬底100：在衬底100上方形成掩模层(未示出)；在掩模层上和衬底100上方形成感光图案；图案化衬底100以在衬底100中形成沟槽(未示出)且通过使用感光图案和掩模层作为蚀刻掩模蚀刻进衬底100而在沟槽之间形成鳍102；以及去除感光图案和掩模层。在一些实施例中，掩模层是通过例如化学汽相沉积(CVD)形成的氮化硅层。在一些实施例中，沟槽是带状型且平行布置。绝缘体104位于衬底100上方且鳍102位于绝缘体104之间。在一些实施例中，绝缘体104的材料包括氧化硅、氮化硅、氮氧化硅、旋涂介电材料或低k介电材料。在一些实施例中，通过下列步骤形成绝缘体104：通过实施高密度等离子体化学汽相沉积(HDP-CVD)、次常压CVD(SACVD)或通过旋转涂覆布置绝缘材料(未示出)来填充沟槽；可选地，实本文档来自技高网...

【技术保护点】
一种非易失性存储单元，包括：衬底，具有鳍；多个绝缘体，位于所述衬底的上方，其中，所述鳍位于所述多个绝缘体之间；浮栅，位于所述鳍和所述多个绝缘体的上方；以及控制栅极，位于所述多个绝缘体上的所述浮栅的上方且包括位于所述浮栅的多个侧壁上方的多个第一接触槽中的至少一个。

【技术特征摘要】
2016.05.31 US 15/168,2521.一种非易失性存储单元，包括：衬底，具有鳍；多个绝缘体，位于所述衬底的上方，其中，...

【专利技术属性】
技术研发人员：吴钧雄，金雅琴，林崇荣，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71