包括升高焊盘上的贯穿模球的半导体封装及其制造方法技术

包括升高焊盘上的贯穿模球的半导体封装及其制造方法。一种半导体封装包括：第一凸块焊盘，所述第一凸块焊盘在互连结构层的第一表面上；升高焊盘，在所述互连结构层的所述第一表面上的所述升高焊盘比所述第一凸块焊盘更厚；第一半导体器件，所述第一半导体器件连接在所述第一凸块焊盘上；贯穿模球连接体，所述贯穿模球连接体分别连接在所述升高焊盘上；模制层，所述模制层被布置为覆盖所述互连结构层的所述第一表面以暴露每个贯穿模球连接体的一部分；外部连接体，所述外部连接体分别附接至所述贯穿模球连接体；以及第二半导体器件，所述第二半导体器件在所述互连结构层的与所述模制层相反的第二表面上。

Semiconductor packaging and manufacturing methods including the perforating die ball on elevated welds

A semiconductor package and a manufacturing method for increasing the penetration of the die ball on the weld plate. A semiconductor package includes: a first bump pad, the first bump pad on the surface of the first interconnect structure layer; elevated pads in the interconnect structure layer of the first surface of the pad higher than the first bump pad is thicker; the first semiconductor device and the first semiconductor device is connected with the first bump pads; through die ball connecting body, the through connection mode of the ball body are respectively connected to the elevated pad; molding layer, the molding layer is arranged to the first surface covering the interconnect structure layer to expose a each part through the mode of the ball connecting body; the external connector body are respectively attached to the mold through ball connectors connected to the outside; and a second semiconductor device, the semiconductor device second in the interconnect structure layer opposite the molding layer Second on the surface.

【技术实现步骤摘要】
包括升高焊盘上的贯穿模球的半导体封装及其制造方法
本公开的实施方式涉及包括升高焊盘上的贯穿模球连接件的半导体封装及其制造方法。
技术介绍
在电子产业中，随着多功能、更大容量和更小的电子系统或产品的发展，多个半导体器件被统一到一个集成封装中。该一个集成封装可以被设计为具有减小的总尺寸且执行各种功能。集成封装可以被实现为包括具有不同功能的多个半导体芯片。这是为了同时处理大量数据。为了实现集成封装，已经提出了系统级封装(SIP)。例如，大量努力集中于在单个系统级封装中集成至少一个微处理器和至少一个存储芯片。
技术实现思路
根据实施方式，提供了一种制造半导体封装的方法。该方法包括以下步骤：在虚拟晶圆上形成包括导电迹线图案和介电层的互连结构层；将载体晶圆附接至所述互连结构层的与所述虚拟晶圆相反的第二表面；使所述虚拟晶圆凹进以暴露所述互连结构层的与所述载体晶圆相反的第一表面；在所述互连结构层的第一表面上形成第一凸块焊盘和升高焊盘，所述升高焊盘比所述第一凸块焊盘更厚；将至少一个第一半导体器件连接至所述第一凸块焊盘；将贯穿模球连接体连接至所述升高焊盘；在所述互连结构层的所述第一表面上形成模制层以暴露每个所述贯穿模球连接体的一部分；将外部连接体分别附接至所述贯穿模球连接体的暴露部分；以及在所述互连结构层的所述第二表面上安装第二半导体器件。根据另一实施方式，提供了一种制造半导体封装的方法。该方法包括以下步骤：在互连结构层的第一表面上形成第一凸块焊盘和升高焊盘，所述升高焊盘比所述第一凸块焊盘更厚；将至少一个第一半导体器件连接至所述第一凸块焊盘；将贯穿模球连接体连接至所述升高焊盘；在所述互连结构层的所述第一表面上形成模制层以暴露每个所述贯穿模球连接体的一部分；将外部连接体分别附接至所述贯穿模球连接体的暴露部分；以及在所述互连结构层的第二表面上安装第二半导体器件。根据另一实施方式，一种半导体封装包括：第一凸块焊盘，所述第一凸块焊盘在互连结构层的第一表面上；升高焊盘，在所述互连结构层的所述第一表面上的所述升高焊盘比所述第一凸块焊盘更厚；第一半导体器件，所述第一半导体器件连接在所述第一凸块焊盘上；贯穿模球连接体，所述贯穿模球连接体分别连接在所述升高焊盘上；模制层，所述模制层被布置为按照暴露每个贯穿模球连接体的一部分的方式覆盖所述互连结构层的所述第一表面；外部连接体，所述外部连接体分别附接至所述贯穿模球连接体；以及第二半导体器件，所述第二半导体器件在所述互连结构层的与所述模制层相反的第二表面上。根据另一实施方式，提供了一种包括半导体封装的存储卡。所述半导体封装包括：第一凸块焊盘，所述第一凸块焊盘在互连结构层的第一表面上；升高焊盘，在所述互连结构层的所述第一表面上的所述升高焊盘比所述第一凸块焊盘更厚；第一半导体器件，所述第一半导体器件连接在所述第一凸块焊盘上；贯穿模球连接体，所述贯穿模球连接体分别连接在所述升高焊盘上；模制层，所述模制层被布置为按照暴露每个贯穿模球连接体的一部分的方式覆盖所述互连结构层的所述第一表面；外部连接体，所述外部连接体分别附接至所述贯穿模球连接体；以及第二半导体器件，所述第二半导体器件在所述互连结构层的与所述模制层相反的第二表面上。根据另一实施方式，提供了一种包括半导体封装的电子系统。所述半导体封装包括：第一凸块焊盘，所述第一凸块焊盘在互连结构层的第一表面上；升高焊盘，在所述互连结构层的所述第一表面上的所述升高焊盘比所述第一凸块焊盘更厚；第一半导体器件，所述第一半导体器件连接在所述第一凸块焊盘上；贯穿模球连接体，所述贯穿模球连接体分别连接在所述升高焊盘上；模制层，所述模制层被布置为按照暴露每个贯穿模球连接体的一部分的方式覆盖所述互连结构层的所述第一表面；外部连接体，所述外部连接体分别附接至所述贯穿模球连接体；以及第二半导体器件，所述第二半导体器件在所述互连结构层的与所述模制层相反的第二表面上。附图说明基于附图和随附详细说明，本公开的各实施方式将变得更明显，在附图中：图1至图25例示了根据实施方式制造半导体封装的方法；图26是例示根据实施方式的半导体封装的结构的截面图；图27是例示包括在根据实施方式的半导体封装中的半导体器件的截面图；图28是例示半导体封装的缺陷的截面图；图29是例示根据另一实施方式的半导体封装的截面图；图30是例示采用包括根据一些实施方式的至少一个封装的存储卡的电子系统的框图；以及图31是例示包括根据一些实施方式的封装中的至少一个的电子系统的框图。具体实施方式本文中使用的术语可以与考虑它们在实施方式中的功能而选择的词语对应，并且这些术语的含义可以根据实施方式所属领域的普通技术人员而被不同地解释。如果进行了详细地定义，则术语可以根据定义来解释。除非另有说定义，否则本文使用的术语(包括技术术语和科学术语)都具有实施方式所属领域的普通技术人员所通常理解的相同含义。应理解的是，虽然本文可以使用术语第一、第二、第三等来描述各元件，但是这些元件不应被这些术语限制。这些术语仅用来将一个元件与另一元件区分开，而不用来仅定义元件本身或表示特定的顺序。根据下面的实施方式的半导体封装可以与系统级封装(SIP)对应。每个半导体封装可以被实现为包括多个半导体器件，该多个半导体器件中的至少两个被设计为具有不同的功能。可以通过利用裸片锯切工艺将包括电子电路的诸如晶圆的半导体基板分成诸如半导体裸片或半导体芯片的多件来获得半导体器件。另选地，每个半导体器件可以具有包括封装基板和安装在封装基板上的半导体裸片的封装形式。每个半导体器件可以包括垂直堆叠以具有三维结构的多个半导体晶块，并且多个半导体晶块可以通过穿透多个半导体晶块的硅通孔(TSV)彼此电连接。半导体晶块可以与包括集成在半导体基板上的动态随机存取存储器(DRAM)电路、静态随机存取存储器(SRAM)电路、闪存电路、磁阻式随机存取存储器(MRAM)电路、电阻式随机存取存储器(ReRAM)电路、铁电随机存取存储器(FeRAM)电路、或相变随机存取存储器(PcRAM)电路的存储芯片对应。可以在诸如移动电话、与生物技术或医疗卫生相关的电子系统或可穿戴式电子系统的通信系统中采用半导体芯片或半导体封装。在一些实施方式中，半导体芯片可以与具有系统级芯片(SoC)形式的逻辑芯片对应。SoC可以是包括微处理器、微控制器、数字信号处理核心或接口的专用集成电路(ASIC)芯片。SoC可以包括中央处理器(CPU)或图形处理器(GPU)。为了SoC以高速操作，SoC必须以高速与存储数据的存储芯片通信。也就是说，可能需要短接口路径和高信号带宽以提高SoC的操作速度。例如，如果GPU芯片和高带宽存储器(HBM)芯片被垂直堆叠在单个SIP中，可以减小GPU芯片与HMB芯片之间的接口路径以提高GPU芯片的操作速度。在电子系统中，存储器芯片与处理器芯片间通信中的瓶颈现象会降低电子系统的性能。因此，可以采用诸如HBM芯片的高性能存储芯片作为电子系统的存储芯片。HBM芯片可以被配置为包括使用TSV技术垂直堆叠的多个存储晶块以获得HBM的高带宽。HBM芯片可以包括连接至每一个存储晶块的多个TSV以独立地控制垂直堆叠的各存储晶块。每一个存储晶块可以被配置为包括两个存储沟道和多个TSV，例如，可能需要用作输入本文档来自技高网...

【技术保护点】
一种制造半导体封装的方法，该方法包括以下步骤：在虚拟晶圆上形成包括导电迹线图案和介电层的互连结构层；将载体晶圆附接至所述互连结构层的与所述虚拟晶圆相反的第二表面；使所述虚拟晶圆凹进以暴露所述互连结构层的与所述载体晶圆相反的第一表面；在所述互连结构层的所述第一表面上形成第一凸块焊盘和升高焊盘，所述升高焊盘比所述第一凸块焊盘更厚；将至少一个第一半导体器件连接至所述第一凸块焊盘；将贯穿模球连接体连接至所述升高焊盘；在所述互连结构层的所述第一表面上形成模制层，以暴露每个所述贯穿模球连接体的一部分；将外部连接体分别附接至所述贯穿模球连接体的暴露的部分；以及在所述互连结构层的所述第二表面上安装第二半导体器件。

【技术特征摘要】
2016.05.31 KR 10-2016-00674071.一种制造半导体封装的方法，该方法包括以下步骤：在虚拟晶圆上形成包括导电迹线图案和介电层的互连结构层；将载体晶圆附接至所述互连结构层的与所述虚拟晶圆相反的第二表面；使所述虚拟晶圆凹进以暴露所述互连结构层的与所述载体晶圆相反的第一表面；在所述互连结构层的所述第一表面上形成第一凸块焊盘和升高焊盘，所述升高焊盘比所述第一凸块焊盘更厚；将至少一个第一半导体器件连接至所述第一凸块焊盘；将贯穿模球连接体连接至所述升高焊盘；在所述互连结构层的所述第一表面上形成模制层，以暴露每个所述贯穿模球连接体的一部分；将外部连接体分别附接至所述贯穿模球连接体的暴露的部分；以及在所述互连结构层的所述第二表面上安装第二半导体器件。2.根据权利要求1所述的方法，其中，所述虚拟晶圆是硅晶圆。3.根据权利要求1所述的方法，其中，所述导电迹线图案被形成为包括将所述第一半导体器件电连接至所述第二半导体器件的第一垂直互连部分、将所述第二半导体器件电连接至所述外部连接体中的一些外部连接体的第二垂直互连部分和将所述第一半导体器件电连接至所述外部连接体中的其它一些外部连接体的水平互连部分。4.根据权利要求1所述的方法，其中，形成所述互连结构层的步骤包括：在所述虚拟晶圆上形成导电层；使所述导电层图案化；以及形成覆盖外部导电迹线图案的所述介电层。5.根据权利要求1所述的方法，该方法还包括：在所述载体晶圆被附接至所述互连结构层的所述第二表面之前，在所述互连结构层的所述第二表面上形成第二凸块焊盘，其中，所述第二凸块焊盘连接至所述第二半导体器件。6.根据权利要求1所述的方法，其中，形成所述第一凸块焊盘和所述升高焊盘的步骤包括：形成具有第一开口的第一抗蚀图案，所述第一开口暴露位于所述互连结构层的所述第一表面上的所述第一凸块焊盘的区域；在所述第一开口中分别形成所述第一凸块焊盘；去除所述第一抗蚀图案；形成具有第二开口的第二抗蚀图案，所述第二开口暴露位于所述互连结构层的所述第一表面上的所述升高焊盘的区域，并且所述第二抗蚀图案比所述第一抗蚀图案更厚以覆盖所述第一凸块焊盘；以及在所述第二开口中分别形成所述升高焊盘。7.根据权利要求6所述的方法，该方法还包括：在所述互连结构层的所述第一表面上形成种层。8.根据权利要求1所述的方法，其中，每个所述升高焊盘被形成为包括焊料层。9.根据权利要求1所述的方法，其中，每个所述贯穿模球连接体形成为包括无焊料金属球。10.根据权利要求1所述的方法，其中，每个所述贯穿模球连接体形成为包括铜球。11.根据权利要求1所述的方法，其中，每个所述外部连接体包括焊料球。12...

【专利技术属性】
技术研发人员：成基俊，金钟薰，裵汉俊，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR