功率半导体器件及其制造方法技术

本申请公开了功率半导体器件及其制造方法。所述方法包括：在半导体衬底的第一表面上形成外延层，半导体衬底和外延层均为第一掺杂类型且分别具有第一掺杂浓度和第二掺杂浓度；在外延层上形成栅叠层，栅叠层包括栅介质层和栅极导体，栅介质层夹在栅极导体和外延层之间；在外延层中形成体区，体区为第二掺杂类型；在体区中形成第一掺杂区，第一掺杂区为第一掺杂类型；形成到达第一掺杂区的第一接触；从半导体衬底的第二表面对半导体衬底进行掺杂，以提高掺杂浓度；以及在半导体衬底的第二表面上形成第二接触，其中，第一掺杂浓度是第二掺杂浓度的5至100倍。该方法工艺过程中减小了半导体衬底和外延层之间的浓度差，从而减小了过渡区的厚度，从而可以提高产品良率。

Power semiconductor devices and their manufacturing methods

The present application discloses a power semiconductor device and a manufacturing method. The method includes: forming a first epitaxial layer on the surface of the semiconductor substrate, the semiconductor substrate and the epitaxial layer are the first doping type and are respectively provided with a first doping concentration and doping concentration of second; forming a gate stack on the epitaxial layer, the gate stack includes a gate dielectric layer and a gate, the gate dielectric layer sandwiched between the gate conductor and the epitaxial layer; forming region in the epitaxial layer, body region second doping type; forming a first doped region in the body region, a first doped region for the first doping type; formed at the first contact the first doped region; the semiconductor substrate is doped from the second semiconductor substrate facing, in order to improve the doping concentration; and the formation of second, second on the surface of the semiconductor substrate, a first doping concentration is second to 100 times the 5 doping concentration. The concentration difference between the semiconductor substrate and the epitaxial layer is reduced during the process, thus reducing the thickness of the transition zone, thereby improving the product yield.

【技术实现步骤摘要】
功率半导体器件及其制造方法
本专利技术涉及半导体器件，更具体地，涉及功率半导体器件及其制造方法。
技术介绍
功率半导体器件广泛地应用于电子设备中，例如在功放电路中作为放大晶体管或者在电源电路作为开关晶体管。功率半导体器件包括双极型晶体管、金属氧化物半导体晶体管(MOSFET)和绝缘栅型双极晶体管(IGBT)等。MOSFET器件自上世纪60年代至今已经发展多代产品。传统的MOSFET器件包括在半导体衬底上生长的外延层，在外延层中形成源区和漏区，在外延层上方形成栅叠层。此外延层的厚度及浓度决定了MOSFET器件的耐压及导通电阻Rds(on)。外延层厚度越厚，MOSFET器件耐压越高，导通电阻也越大。在MOSFET器件中，为了减小半导体衬底对导通电阻的影响，传统的MOSFET器件选择电阻率非常低的半导体衬底。例如，外延层的电阻率例如为65-75欧姆厘米，半导体衬底的电阻率小于0.02欧姆厘米。外延层与半导体衬底的掺杂类型相同，电阻率主要取决于各自的掺杂浓度。半导体衬底的掺杂度远大于外延层的掺杂度。然而，高掺杂浓度的半导体衬底与低掺杂浓度的外延层之间，由于二者的掺杂浓度差异形成过渡区。因此，本文档来自技高网...

【技术保护点】
一种用于制造功率半导体器件的方法，包括：在半导体衬底的第一表面上形成外延层，所述半导体衬底和所述外延层均为第一掺杂类型且分别具有第一掺杂浓度和第二掺杂浓度；在所述外延层上形成栅叠层，所述栅叠层包括栅介质层和栅极导体，所述栅介质层夹在所述栅极导体和所述外延层之间；在所述外延层中形成体区，所述体区为第二掺杂类型，所述第二掺杂类型与所述第一掺杂类型相反；在所述体区中形成第一掺杂区，所述第一掺杂区为所述第一掺杂类型；形成到达所述第一掺杂区的第一接触；从所述半导体衬底的第二表面对所述半导体衬底进行掺杂，使得所述半导体衬底的第一表面附近保持所述第一掺杂浓度，所述半导体衬底的第二表面附近从所述第一掺杂浓提高...

【技术特征摘要】
1.一种用于制造功率半导体器件的方法，包括：在半导体衬底的第一表面上形成外延层，所述半导体衬底和所述外延层均为第一掺杂类型且分别具有第一掺杂浓度和第二掺杂浓度；在所述外延层上形成栅叠层，所述栅叠层包括栅介质层和栅极导体，所述栅介质层夹在所述栅极导体和所述外延层之间；在所述外延层中形成体区，所述体区为第二掺杂类型，所述第二掺杂类型与所述第一掺杂类型相反；在所述体区中形成第一掺杂区，所述第一掺杂区为所述第一掺杂类型；形成到达所述第一掺杂区的第一接触；从所述半导体衬底的第二表面对所述半导体衬底进行掺杂，使得所述半导体衬底的第一表面附近保持所述第一掺杂浓度，所述半导体衬底的第二表面附近从所述第一掺杂浓提高度至第三掺杂浓度，所述第二表面与所述第一表面彼此相对；以及在所述半导体衬底的第二表面上形成第二接触，其中，所述半导体衬底和所述外延层之间形成掺杂浓度从所述第一掺杂浓度变化到所述第二掺杂浓度的过渡区，所述第一掺杂浓度是第二掺杂浓度的5至100倍。2.根据权利要求1所述的方法，其中，所述半导体衬底在掺杂前的电阻率为1欧姆厘米至10欧姆厘米之间。3.根据权利要求1所述的方法，其中，所述外延层的电阻率为50欧姆厘米至90欧姆厘米之间。4.根据权利要求1所述的方法，其中，所述第一掺杂类型为N型，所述第二掺杂类型为P型。5.根据权利要求4所述的方法，其中，所述第一掺杂浓度为5e14每立方厘米至5e15每立方厘米。6.根据权利要求4或5所述的方法，其中，所述第二掺杂浓度为5e13每立方厘米至1e14每立方厘米。7.根据权利要求1所述的方法，其中，所述第一掺杂类型为P型，所述第二掺杂类型为N型。8.根据权利要求7所述的方法，其中，所述第一掺杂浓度为1.3e15每立方厘米至1.5e16每立方厘米。9.根据权利要求7或8所述的方法，其中，所述第二掺杂浓度为1.5e14每立方厘米至2.6e14每立方厘米。10.根据权利要求1所述的方法，其中，所述外延层的厚度为50微米至140微米之间。11.根据权利要求1所述的方法，在对所述半导体进行掺杂的步骤之前，还包括从所述半导体衬底的所述第二表面进行减薄。12.根据权利要求11所述的方法，其中，所述半导体衬底减薄至预定厚度。13.根据权利要求1所述的方法，其中，所述外延层的掺杂浓度沿其厚度方向均匀分布。14.根据权利要求1所述的方法，其中，所述第一掺杂浓度最小值是第二掺杂浓度最小值的5至100倍。15.根据权利要求1所述的方法，其中，所述第一掺杂浓度最大值是第二掺杂浓度最大值的5至100倍。16.根据权利要求1所述的方法，其中，所述过渡区的厚度小于20微米。17.根据权利要求1所述的方法，其中，所述功率半导体器件的耐压值为1200V至1800V。18.一种功率半...

【专利技术属性】
技术研发人员：赵金波，曹俊，张邵华，王平，闻永祥，顾悦吉，王珏，
申请(专利权)人：杭州士兰集成电路有限公司，
类型：发明
国别省市：浙江,33