自存储和自恢复非易失性静态随机存取存储器制造技术

描述了一种装置，其包括：具有集成在SRAM单元内的至少两个非易失性(NV)电阻式存储器元件的静态随机存取存储器(SRAM)单元；以及将存储在SRAM单元中的数据自存储到至少两个NV电阻式存储器元件的第一逻辑。提供了一种方法，其包括：当施加到SRAM单元的电压降低到阈值电压时执行自存储操作以将SRAM单元的电压状态存储到至少两个非NV电阻式存储器元件，其中至少两个NV电阻式存储器元件与SRAM单元集成在一起；以及当施加到SRAM单元的电压增加到阈值电压时通过将数据从至少两个NV电阻式存储器元件复制到SRAM单元的存储节点来执行自恢复操作。

【技术实现步骤摘要】
【国外来华专利技术】自存储和自恢复非易失性静态随机存取存储器相关申请的交叉引用本申请要求于2015年3月25日提交的、标题为“SELF-STORINGANDSELF-RESTORINGNON-VOLATILESTATICRANDOMACCESSMEMORY”的美国非临时专利申请序列号14/668,896的优先权，其全部内容通过引用并入本文。
技术介绍
静态随机存取存储器(SRAM)是易失性存储器。因此，当施加到SRAM的电源被切断时，SRAM丢失存储在其存储节点中的数据。使数据免于丢失的一种方式是读取整个SRAM并将其数据复制在由非易失性(NV)存储器形成的单独镜像阵列中。该数据在SRAM的断电期间被保存在NV存储器中，并随后在SRAM的加电期间写回到SRAM。使单独的NV存储器镜像SRAM占用区域。单独的NV存储器还增加功率消耗，因为易失性存储器(即SRAM)必须在断电和加电事件期间从中被读取并随后被重新写入。使用单独的NV存储器阵列的存储器架构也可能需要执行微代码并通过SRAM裸片与NV存储器阵列之间的总线发送数据。附图说明根据下面给出的具体实施方式并根据本公开内容的各种实施例的附图将更充分理解本公开内容的实施例，然而，具体实施方式和附图不应被理解为将本公开内容限制为特定的实施例，而仅是为了解释和理解。图1示出了根据本公开内容的一些实施例的具有包括集成非易失性(NV)镜像单元和相关逻辑的静态随机存取存储器(SRAM)位单元的存储器架构的部分。图2A示出了根据本公开内容的一些实施例的用于将数据从易失性存储器节点自存储到集成NV镜像单元的方法的流程图。图2B示出了根据本公开内容的一些实施例的用于将数据从集成NV镜像单元自恢复到易失性存储器的方法的流程图。图3示出了根据本公开内容的一些实施例的包括集成NV镜像单元和相关逻辑的SRAM位单元。图4示出了根据本公开内容的一些实施例的用于自存储和自恢复图3的SRAM位单元的数据的方法的流程图。图4B示出了根据本公开内容的一些实施例的显示图3的SRAM的操作的图。图5示出了根据本公开内容的一些实施例的用于自存储和自恢复图3的SRAM位单元的数据的存储器架构。图6A-C示出了根据本公开内容的一些实施例的用于使用图3的SRAM位单元进行自存储的命令的序列。图7示出了根据本公开内容的一些实施例的包括集成NV镜像单元和相关逻辑的SRAM位单元。图8示出了根据本公开内容的一些实施例的具有带有集成NV存储器的SRAM的三维(3D)集成电路(IC)。图9示出了根据本公开内容的一些实施例的具有带有集成NV存储器的SRAM的智能设备或计算机系统或SoC(片上系统)。具体实施方式在一些实施例中，提供了静态随机存取存储器(SRAM)，其包括集成非易失性(NV)存储器(也被称为镜像单元)，以使得每个SRAM位单元具有相关联的两个集成NV镜像存储器元件。在一些实施例中，当处理器进入低功率状态(例如睡眠状态)时或在停电事件期间，来自传统SRAM存储单元节点的数据被动态地存储(或被镜像)在集成NV存储器元件中。因此，使数据免于丢失。在一些实施例中，当具有NV-SRAM的处理器进入活动状态时或当电源完全接通(或部分接通)时，则数据从集成NV存储器动态地恢复回到SRAM存储节点。在一些实施例中，NV存储器包括使用具有可变电阻的存储器元件存储信息的电阻式NV存储器元件。例如，自旋转移扭矩(STT)——磁性随机存取存储器(MRAM)的电阻取决于两个磁性层的相对磁化极性。其它类型的电阻式存储器包括电阻式RAM(ReRAM)和导电桥接RAM(CBRAM)，其电阻取决于穿过电介质或电解质的导电路径的形成和消除。还存在相变存储器(PCM)，针对其的单元的电阻率取决于硫属化物(chalcogenide)的结晶或非结晶状态。尽管用于这些(和可能其它的)电阻式存储器技术的基本存储器元件可以改变，但用于写入和读取它们的方法在电气上可以是类似的，并被本公开内容的各种实施例涵盖。一些实施例描述存储器位单元和相关逻辑，其当施加到NV-SRAM的电源的电压电平落在预定阈值以下时或当NV-SRAM进入低功率状态(例如睡眠状态)时允许存储器状态的自存储到集成NV存储器中。参考在2013年11月13日公布的高级配置与电源接口(ACPI)规范修订版5.0a中的功率状态描述了低功率状态的示例。在一些实施例中，传感器感测电源的电压电平以判断其是否高于或低于预定阈值(例如，2/3Vcc或Vcc的另一分数)。此处，术语“阈值”通常指代电压电平，低于该电压电平，则SRAM单元的存储节点中的数据可能丢失它们的值。在一些实施例中，功率状态由耦合到存储器的处理器的功率管理模块中的寄存器状态确定。在一些实施例中，提供了存储器位单元架构，其在施加到NV-SRAM的功率被恢复或部分恢复时自恢复传统SRAM节点中的状态。存在各种实施例的很多技术效果。例如，集成NV镜像单元不影响SRAM单元性能。集成NV镜像单元的额外开销比具有专用存储器阵列的情况少得多。因此，集成NV镜像单元通过最小化附加电路来实现比外部NV器件和芯片更高的阵列布局效率。例如，NV镜像单元耦合到SRAM单元的不以正常操作导电的节点。各种实施例的总面积小于具有可以包括远在SRAM阵列之外的镜像器件和镜像芯片的专用镜像阵列的存储器。各种实施例的总功率消耗小于具有外部NV器件和芯片的SRAM阵列的功率消耗。较低功率消耗的一个原因是，NV存储器单元集成在硅工艺技术内，并且任何芯片间数据传递明显减少(在一些情况下减少到零)。各种实施例例如通过在加电时将存储在NV器件中的数据恢复到SRAM单元来执行自动自恢复。其它技术效果将根据此处所述的各种实施例而显而易见。在下面的描述中，讨论了很多细节以提供对本公开内容的实施例的更透彻的解释。然而，对本领域技术人员将显而易见的是，可以在没有这些具体细节的情况下实践本公开内容的实施例。在其它实例中，用框图形式而不是详细示出了公知的结构和设备，以便避免使本公开内容的实施例难以理解。注意，在实施例的相对应的附图中，用线表示信号。一些线可以较粗，以指示更多成分的信号路径；和/或一些线可以在一端或多端上具有箭头，以指示主要的信息流动方向。这样的指示并不是要进行限制。相反，结合一个或多个示例性实施例来使用这些线有助于更容易理解电路或逻辑单元。由设计需要或偏好决定的任何所表示的信号实际上可以包括可以在任一方向上行进并且可以利用任何适合类型的信号方案来实施的一个或多个信号。在整个说明书和权利要求书中，术语“连接”意指连接的物体之间的直接物理连接、电连接或无线连接，而没有任何中间设备。术语“耦合”意指连接的物体之间的直接电连接或无线连接，或者通过一个或多个无源或有源中间设备的间接电连接或无线连接。术语“电路”意指被布置为彼此协作以提供期望的功能的一个或多个无源和/或有源组件。术语“信号”意指至少一个电流信号、电压信号或数据/时钟信号。“一”、“一个”和“所述”的含义包括复数引用。“在……中”的含义包括“在……中”和“在……上”。术语“大体上”、“接近”、“近似”、“几乎”和“大约”通常指的是在目标值的+/-20％内。除非另有规定，否则使用序数词“第一”、“第二”和“第三”等来描述共同的对本文档来自技高网...

【技术保护点】
一种装置，包括：静态随机存取存储器(SRAM)单元，其具有集成在所述SRAM单元内的至少两个非易失性(NV)电阻式存储器元件；以及第一逻辑，其用于将存储在所述SRAM单元中的数据自存储到所述至少两个NV电阻式存储器元件。

【技术特征摘要】
【国外来华专利技术】2015.03.25 US 14/668,8961.一种装置，包括：静态随机存取存储器(SRAM)单元，其具有集成在所述SRAM单元内的至少两个非易失性(NV)电阻式存储器元件；以及第一逻辑，其用于将存储在所述SRAM单元中的数据自存储到所述至少两个NV电阻式存储器元件。2.根据权利要求1所述的装置，其中，所述第一逻辑能够操作用于在施加到所述SRAM单元的电压降低到阈值电压或变得接近所述阈值电压时自存储所述数据。3.根据权利要求1所述的装置，其中，所述第一逻辑能够操作用于通过将位线和互补位线上的电压放电为接地来自存储所述数据。4.根据权利要求1所述的装置，包括第二逻辑以将数据从所述至少两个NV电阻式存储器元件自恢复回到所述SRAM单元。5.根据权利要求1所述的装置，其中，所述第二逻辑能够操作用于在施加到所述SRAM单元的电压增加到阈值电压时从所述至少两个NV电阻式存储器元件自恢复数据。6.根据权利要求1所述的装置，其中，所述第二逻辑能够操作用于在施加到所述SRAM单元的电压接近电源电平时从所述至少两个NV电阻式存储器元件自恢复数据。7.根据权利要求1所述的装置，其中，所述第二逻辑能够操作用于在加电期间将接地电压施加到所述位线、所述互补位线和字线。8.根据权利要求1所述的装置，包括能够操作用于重置所述至少两个NV电阻式存储器元件的第三逻辑。9.根据权利要求8所述的装置，其中，所述第三逻辑能够操作用于通过将位线和互补位线设置为逻辑高来重置所述至少两个NV电阻式存储器元件。10.根据权利要求1所述的装置，其中，所述至少两个NV电阻式元件串联耦合。11.根据权利要求10所述的装置，包括耦合到所述至少两个NV电阻式元件的公共节点的源晶体管。12.根据权利要求10所述的装置，包括：第一晶体管，其耦合到所述至少两个NV电阻式元件中的一个NV电阻式元件和第一存取器件；以及第二晶体管，其耦合到所述至少两个NV电阻式元件中的另一个NV电阻式元件和第二存取器件。13.根据权利要求12所述的装置，包括：第三晶体管，其耦合到所述第一晶体管和所述至少两个NV电阻式元件中的一个NV电阻式元件的公共节点；以及第四晶体管，其耦合到所述第二晶体管和所述至少两个NV电阻式元件中的另一个NV电阻式元件的公共节点。14.根据权利要求12所述...

【专利技术属性】
技术研发人员：S·汤米施玛，D·E·尼科诺夫，E·V·卡尔波夫，I·A·扬，R·S·周，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US