半导体器件和形成半导体器件的方法技术

提供了半导体器件。一种半导体器件包括衬底。该半导体器件包括在衬底上的堆叠结构。堆叠结构包括第一绝缘材料和在第一绝缘材料上的第二绝缘材料。该半导体器件包括从堆叠结构的第一绝缘材料的侧壁延伸到堆叠结构的第二绝缘材料的侧壁的一部分上的间隔物。此外，该半导体器件包括在间隔物上的导电线。还提供了形成半导体器件的方法。

Semiconductor device and method for forming semiconductor device

Semiconductor devices are provided. A semiconductor device includes a substrate. The semiconductor device includes a stacked structure on the substrate. The stacked structure includes a first insulating material and a second insulating material on the first insulating material. The semiconductor device includes a spacer on a portion of the sidewalls of the second insulating material extending from the sidewalls of the first insulating material of the stacked structure to the stacked structure. In addition, the semiconductor device comprises a conducting wire on the spacer. A method of forming a semiconductor device is also provided.

【技术实现步骤摘要】
半导体器件和形成半导体器件的方法相关申请的交叉引用本美国非临时专利申请根据35U.S.C§119要求2016年5月4日向韩国知识产权局递交的韩国专利申请10-2016-0055607以及2017年5月2日向美国专利商标局递交的美国专利申请15/584,342的优先权，其全部公开内容通过引用合并于此。
本公开涉及半导体器件。
技术介绍
半导体器件由于其小尺寸、多功能特性和/或低制造成本而广泛用于电子工业中。然而，半导体器件已经与电子工业的发展高度集成。半导体器件中所包括的图案的宽度已经减小，以增加半导体器件的集成密度。然而，由于可能需要新的曝光技术和/或昂贵的曝光技术来形成精细图案，所以可能难以高度集成半导体器件。因此，正在进行新集成技术的研究。
技术实现思路
本专利技术构思的各种实施例可以提供能够改善可靠性的半导体器件及其制造/形成方法。根据一些实施例，半导体器件可以包括衬底。半导体器件可以包括在衬底上的多个堆叠结构。该多个堆叠结构中的每一个堆叠结构可以包括第一绝缘材料和在第一绝缘材料上的第二绝缘材料。半导体器件可以包括间隔物，该间隔物包括从该多个堆叠结构中一个堆叠结构的第一绝缘材料的侧壁延伸到该多个堆叠结构中该个堆叠结构的第二绝缘材料的侧壁的一部分上的第一侧壁。此外，半导体器件可以包括在第二绝缘材料上并在间隔物的第二侧壁上的导电线。根据一些实施例，半导体器件可以包括衬底。半导体器件可以包括在衬底的包括多个有源区的单元区上的多个单元导电线。半导体器件可以包括在衬底的与多个有源区间隔开的区域上的第一绝缘材料和第二绝缘材料的堆叠。第一绝缘材料和第二绝缘材料可以是彼此不同的绝缘材料。半导体器件可以包括从第一绝缘材料的相应相对侧壁延伸到第二绝缘材料的相应相对侧壁的至少一部分上的第一间隔物和第二间隔物。此外，半导体器件可以包括在第一间隔物和第二间隔物上的导电线。根据一些实施例，半导体器件可以包括衬底。半导体器件可以包括在衬底的单元区上的单元导电线。半导体器件可以包括在衬底的与单元区相邻的区域上的第一绝缘材料和第二绝缘材料的堆叠。单元导电线可以包括第二绝缘材料的第一层和第二层。半导体器件可以包括在堆叠上的一对间隔物。间隔物之一的最上表面可以在第一水平，该第一水平在第一绝缘材料和第二绝缘材料的界面的第二水平与第二绝缘材料的最上表面的第三水平之间。第二水平可以与单元导电线的第二绝缘材料的第一层和第二层之间的界面共面，或比第一层和第二层之间的界面更接近衬底的表面。此外，半导体器件可以包括在堆叠上的导电线。根据一些实施例，形成半导体器件的方法可以包括在衬底的第一区上形成导电层。该方法可以包括在衬底的与第一区相邻的第二区上形成第一绝缘材料。该方法可以包括在第一减小工艺中减小第一绝缘材料的厚度。该方法可以包括在执行第一减小工艺之后执行第一绝缘材料的第二减小工艺。该方法可以包括在执行第一减小工艺和第二减小工艺之后，在衬底的与第一区相邻的第二区上形成第二绝缘材料。该方法可以包括在第一绝缘材料和第二绝缘材料上形成间隔物材料。该方法可以包括蚀刻间隔物材料以形成间隔物。此外，该方法可以包括形成在第二绝缘材料上且在间隔物的侧壁上的导电线。根据一些实施例，形成半导体器件的方法可以包括在衬底的第一区上形成导电层。该方法可以包括在衬底的与第一区相邻的第二区上形成第一绝缘材料。该方法可以包括执行平坦化工艺以减小第一绝缘材料的竖直厚度。该方法可以包括在执行平坦化工艺之后在第一绝缘材料上形成第二绝缘材料。该方法可以包括使用第二绝缘材料作为蚀刻掩模来蚀刻导电层和第一绝缘材料。该方法可以包括在蚀刻第一绝缘材料之后，在第一绝缘材料和第二绝缘材料上形成间隔物材料。该方法可以包括通过减薄间隔物材料位于第二绝缘材料的侧壁上的第一部分而不减薄间隔物材料位于第一绝缘材料的侧壁上的第二部分来形成间隔物。此外，该方法可以包括形成在第二绝缘材料上且在间隔物的侧壁上的导电线。根据一些实施例，形成半导体器件的方法可以包括在衬底的单元区上形成导电层。该方法可以包括在衬底的与单元区相邻的区域上形成氧化物材料。该方法可以包括执行湿法蚀刻工艺以减小氧化物材料的高度。该方法可以包括在执行湿法蚀刻工艺之后在氧化物材料上形成氮化物材料。该方法可以包括使用氮化物材料作为蚀刻掩模来蚀刻导电层和氧化物材料。该方法可以包括在蚀刻氧化物材料之后在氧化物材料和氮化物材料上形成间隔物材料。该方法可以包括通过蚀刻间隔物材料位于氮化物材料的侧壁上的第一部分而不蚀刻间隔物材料位于氧化物材料的侧壁上的第二部分来形成间隔物。此外，该方法可以包括形成在氮化物材料上且在间隔物的侧壁上的导电线。附图说明根据以下结合附图进行的简要描述，将更清楚地理解示例实施例。附图表示本文所述的非限制性示例实施例。图1是示出根据本专利技术构思的一些实施例的半导体器件的平面图。图2A是示出根据本专利技术构思的一些实施例的半导体器件的平面图。图2B是沿图2A的线A-A′截取的截面图。图2C是沿图2A的线B-B′和C-C′截取的截面图。图2D是图2C中的区域“M”和“N”的放大图。图3A至11A是示出根据本专利技术构思的一些实施例的制造半导体器件的方法的平面图。图3B至11B分别是沿图3A至11A的线A-A′截取的截面图。图3C至11C分别是沿图3A至11A的线B-B′和C-C′截取的截面图。图10D是沿图10A的线D-D′截取的截面图。图12和13是沿图11A的线B-B′和C-C′截取的截面图。图14A和15A分别是沿图7A和2A的线A-A′截取的截面图，以示出根据本专利技术构思的一些实施例的制造半导体器件的方法。图14B和15B分别是沿图7A和2A的线B-B′和C-C′截取的截面图。图16A和17A分别是沿图7A和2A的线A-A′截取的截面图，以示出根据本专利技术构思的一些实施例的制造半导体器件的方法。图16B和17B分别是沿图7A和2A的线B-B′和C-C′截取的截面图。图18A、19A和22A分别是沿图7A、8A和2A的线A-A′截取的截面图，以示出根据本专利技术构思的一些实施例的制造半导体器件的方法。图20和21是沿图8A的线B-B′和C-C′截取的截面图。图18B、19B和22B分别是沿图7A、8A和2A的线B-B′和C-C′截取的截面图。图23A和23B是图2C中的区域“M”和“N”的放大图，以比较根据本专利技术构思的一些实施例的单元导电线和虚设线。具体实施方式图1是示出根据本专利技术构思的一些实施例的半导体器件的平面图。半导体器件10可以包括单元区CAR。单元区CAR可以包括多个存储单元，并且每一个单元区CAR可以包括一个单位单元块。单元区CAR可以在第一方向D1和第二方向D2上彼此间隔开，并且核心区COR可以设置在单元区CAR之间。核心区COR可以是其中设置有读出放大器和写入驱动器的区域。外围电路区POR可以设置在单元区CAR的一侧。外围电路区POR可以包括行解码器和列解码器。在图1中外围电路区POR被示出在单元区CAR的右侧。然而，本专利技术构思的实施例不限于此。在一些实施例中，外围电路区POR也可以设置在单元区CAR的其他侧。图2A是示出根据本专利技术构思的一些实施例的半导体器件的平面图。图2B是沿图2A的线A-A′截取的截面图。图2C是沿图2A的线B本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底；在所述衬底上的多个堆叠结构，其中所述多个堆叠结构中的每一个包括第一绝缘材料和在所述第一绝缘材料上的第二绝缘材料；间隔物，包括第一侧壁，所述第一侧壁从所述多个堆叠结构中的一个堆叠结构的第一绝缘材料的侧壁延伸到所述多个堆叠结构中的所述一个堆叠结构的第二绝缘材料的侧壁的一部分；以及导电线，在所述第二绝缘材料上且在所述间隔物的第二侧壁上。

【技术特征摘要】
2016.05.04 KR 10-2016-0055607;2017.05.02 US 15/5841.一种半导体器件，包括：衬底；在所述衬底上的多个堆叠结构，其中所述多个堆叠结构中的每一个包括第一绝缘材料和在所述第一绝缘材料上的第二绝缘材料；间隔物，包括第一侧壁，所述第一侧壁从所述多个堆叠结构中的一个堆叠结构的第一绝缘材料的侧壁延伸到所述多个堆叠结构中的所述一个堆叠结构的第二绝缘材料的侧壁的一部分；以及导电线，在所述第二绝缘材料上且在所述间隔物的第二侧壁上。2.根据权利要求1所述的半导体器件，其中，所述第一绝缘材料和所述第二绝缘材料分别包括不同的绝缘材料。3.根据权利要求2所述的半导体器件，其中，所述第一绝缘材料和所述第二绝缘材料分别包括氧化物材料和氮化物材料。4.根据权利要求3所述的半导体器件，其中，所述氮化物材料包括接触所述氧化物材料的氮化硅。5.根据权利要求1所述的半导体器件，其中，所述间隔物包括第一间隔物，其中，所述半导体器件还包括在所述第二绝缘材料的没有所述第一间隔物的侧壁部分上的第二间隔物，以及其中，所述第一间隔物比所述第二间隔物宽。6.根据权利要求1所述的半导体器件，其中，所述间隔物包括从所述第一绝缘材料的侧壁延伸到所述第二绝缘材料的侧壁的所述部分上的多个间隔物层，以及其中，所述第二绝缘材料的所述侧壁还包括在其上仅包括所述多个间隔物层之一的部分。7.根据权利要求1所述的半导体器件，其中所述多个堆叠结构在所述衬底的第一区上，其中，所述半导体器件还包括：在所述衬底的第二区上的单元导电线；在所述单元导电线上的导电触点；以及所述导电触点上的存储元件，其中，所述衬底的所述第二区包括所述衬底的单元区，其中，所述第一区在所述单元区和所述衬底的核心区之间，其中，所述核心区在所述衬底的所述单元区和另一单元区之间，其中，所述衬底的所述单元区上的所述单元导电线包括位线结构，所述位线结构包括所述第二绝缘材料的第一层和第二层，以及其中，所述多个堆叠结构中的所述一个堆叠结构的所述第一绝缘材料和所述第二绝缘材料之间的界面与所述单元导电线的所述第二绝缘材料的所述第一层和所述第二层的界面共面或处于比所述第一层和所述第二层的界面低的水平。8.根据权利要求7所述的半导体器件，其中，所述单元区上的所述第二绝缘材料的所述第一层比所述单元区上的所述第二绝缘材料的所述第二层更接近所述衬底的表面，以及其中，所述单元区上的所述第二绝缘材料的所述第一层在相对于所述衬底的表面的垂直方向上比所述单元区上的所述第二绝缘材料的所述第二层薄。9.根据权利要求1所述的半导体器件，还包括从所述衬底的单元区延伸到所述衬底的包括所述多个堆叠结构的区域中的导电层，其中，所述导电层电连接到所述导电线，以及其中，所述导电线的最下表面比所述第二绝缘材料的最下表面更接近所述衬底的表面。10.根据权利要求1所述的半导体器件，其中，所述多个堆叠结构在所述衬底的第一区上，其中，所述衬底的第二区包括多个有源区，以及其中，在其上包括所述多个堆叠结构的所述第一区与所述多个有源区间隔开。11.一种半导体器件，包括：衬底；在所述衬底的单元区上的多个单元导电线，所述单元区包括多个有源区；在所述衬底的与所述多个有源区间隔开的区域上的第一绝缘材料和第二绝缘材料的堆叠，其中，所述第一绝缘材料和所述第二绝缘材料分别包括不同的绝缘材料；第一间隔物和第二间隔物，从所述第一绝缘材料的相应相对侧壁延伸到所述第二绝缘材料的相应相对侧壁的至少一部分；以及在所述第一间隔物和所述第二间隔物上的导电线。12.根据权利要求11所述的半导体器件，其中，所述衬底的所述单元区上的所述多个单元导电线中的一个单元导电线包括所述第二绝缘材料的第一层和第二层，以及其中，所述堆叠的所述第一绝缘材料和所述第二绝缘材料之间的界面与所述多个单元导电线中的所述一个单元...

【专利技术属性】
技术研发人员：金大益，金奉秀，朴济民，朴台镇，黄有商，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR