形成半导体结构的方法技术

本发明专利技术提供一种形成半导体结构的方法，其方法包含：形成凹部特征于底材层中、形成金属层于底材层上、暴露金属层于卤化钨气体中以形成氧空乏金属层、以及形成本体钨层于氧空乏金属层上。

Method for forming semiconductor structure

The present invention provides a method for forming a semiconductor structure, the method includes: forming concave features in bottom material layer, a metal layer is formed on the metal layer exposed substrate layer, tungsten halogen gas to form a metal layer, and the formation of oxygen depletion in oxygen depletion body tungsten layer on the metal layer.

【技术实现步骤摘要】
形成半导体结构的方法
本专利技术实施例是有关于一种半导体结构的形成方法，特别是有关于一种形成具有凹部特征的半导体结构的方法。
技术介绍
随着半导体产业的高速发展，半导体装置的整合密度持续改良，使得装置尺寸不断缩减，装置效能持续提升，而制造成本则不断降低。随着装置整合密度的提高，不仅晶体管走向立体化而开发出鳍式场效晶体管，形成于基材上的互连结构亦形成多层的金属化层。不论是在晶体管的形成或互连结构的金属化过程中，诸如钨等金属材料皆具有关键功能。金属材料不但可填充晶体管中的栅极间隙，亦可在互连结构中形成金属线，透过层间介电层的沟道或通孔进行电讯连结。然而，当装置尺寸持续缩减，栅极宽度亦持续降低，金属材料欲填满诸如栅极间隙、通孔、或沟道等凹部特征时皆面临许多挑战，而需要持续改进以提升半导体装置的整体性能表现。
技术实现思路
根据本专利技术的一实施方式，一种半导体结构的形成方法包含：形成凹部特征于底材层中、形成金属层于底材层上、暴露金属层于卤化钨气体中以形成氧空乏金属层、以及形成本体钨层于氧空乏金属层上。根据本专利技术的一实施方式，一种半导体结构包含具有凹部特征的底材层、氧空乏金属层于底材层上、以及本体钨层于氧空乏金属层上。其中，位于凹部特征中的氧空乏金属层形成第二凹部，且本体钨层填满该第二凹部。附图说明当结合随附附图阅读时，根据以下详细描述来最佳地了解本专利技术的实施方式。应注意，根据行业的标准实践，各种特征并非按比例绘制。实际上，为了论述清楚，可任意增大或减小各种特征的尺寸。图1是显示根据本专利技术诸多实施方式的形成半导体结构的流程图；图2A-2D是显示根据本专利技术诸多实施方式的形成半导体结构的许多中间阶段的剖视图；图3A-3B是显示根据本专利技术诸多实施方式的半导体结构的剖视图；图4A-4B是显示根据本专利技术另一些实施方式的半导体结构的剖视图。具体实施方式为了彰显本专利技术的不同技术特征，本专利技术于以下提供许多不同实施方式或范例。以下描述部件及布置的特定实例来简化本专利技术。当然，这些特定实例仅仅为实例且不旨在进行限制。例如，以下描述的第一特征形成于第二特征上方或之上可包括其中第一特征及第二特征形成为直接接触的实施例，并亦可包括其中额外的特征可形成于第一特征与第二特征之间以使得第一特征及第二特征可能不为直接接触的实施例。此外，本专利技术可在各种实例中重复标号及/或字母。此重复是出于简单及清晰性的目的，且自身不规定所论述各种实施例及/或组态之间的关系。此外，在本文中可使用空间相对用词，诸如“下方”、“下面”、“下部”、“上方”、“上部”及类似用词，用于使描述如在图示中所例示的一个元件或特征与其他一或多个元件或一或多个特征的关系的描述容易。除在图示中描绘的取向以外，空间相对用词旨在涵盖在使用或操作中的装置的不同取向。该设备可另外取向(旋转90度或处于其他取向)，且本文中使用的空间相对描述符可同样地相应地加以解释。如前所述，随着半导体装置整合密度的增加，将金属材料完整填满诸如栅极间隙、通孔、或沟道等凹部特征的难度愈来愈高。以金属材料种类来说，钨是常被用以填充凹部特征的金属材料。形成钨于凹部特征中的方法包含先在凹部特征中形成金属层(如黏合层或晶种层)以利于钨原子的附着，再以化学气相沉积(CVD)等沉积方法来沉积本体钨于凹部特征中。然而，随着凹部特征的宽度缩减，钨在共形沉积为本体钨层的过程中易于在中央形成缝隙或孔洞，即使是100％的共形沉积亦无法避免。在后续的化学机械研磨(CMP)或钨的回蚀(etchback)过程中，化学溶剂或回蚀剂可能渗入本体钨的缝隙或孔洞，导致缝隙或孔洞进一步扩大，而影响下游制程。本体钨层中缝隙或孔洞的形成主因为凹部特征的宽度缩减，使形成本体钨的反应性气体难以深入达凹部底面，而相对容易停留于凹部的侧壁。凹部底端与顶端的气体分布不均，使得本体钨在凹部侧壁的沉积速率快于在凹部底面的沉积速率，造成反应气体更不易进入凹部底部，从而在凹部中央形成狭长形的缝隙或孔洞。凹部特征宽度缩减的原因之一，来自凹部特征表层的金属层氧化而厚度增加。虽然氢气可以与金属氧化物反应而还原金属，但通入氢气的反应槽与形成本体钨的反应槽不同，使半导体结构在反应槽之间移动时，金属层会接触空气而再度氧化。再者，由于氢气的活化能高，需要高温等离子以驱动反应，因而增加反应成本。因此，本专利技术提供一种半导体结构及其形成方法，通过卤化钨气体以去除氧化金属，进而增加凹部特征的宽度，使本体钨能完整填满凹部特征，增进半导体结构的效能。请参阅图1，其是显示根据本专利技术诸多实施方式的形成半导体结构的流程图。步骤702包含提供底材层，并形成凹部特征于底材层中。接着在步骤704中，金属层可共形地形成于底材层上及底材层的凹部特征中。由于金属层在接触空气时易氧化，而使金属层的氧浓度提高，故在步骤706中，金属层是被暴露于卤化钨气体中以去除氧化的金属，因而降低金属层的氧含量而形成氧空乏金属层。接着在步骤708中，本体钨层是形成于氧空乏金属层上。参阅图2A，其是显示根据本专利技术诸多实施方式的形成凹部特征于底材层的剖视图。在诸多实施例中，底材层110包含上部及下部，底材层的下部为基材112，而底材层的上部为层间介电层114，位于基材112之上。在一些实施例中，基材112及层间介电层114位于栅极结构中。在另一些实施例中，基材112及层间介电层114位于金属化层构造的互连结构中。在诸多实施例中，基材112可由诸如硅、锗、镓、砷、其他合适的IIIA族元素、IVA族元素、VA族元素或其组合所形成。在一些实施例中，基材112亦可为绝缘层覆硅(silicon-on-insulator，SOI)的形态。在另一些实施例中，基材112包括多层基材、浓度梯度基材、混合取向基材、其任何组合及/或其类似材质。在诸多实施例中，层间介电层(ILD)114是由例如一或更多层的低介电值材料，即介电常数小于约4.0的材料所制成。层间介电层114的材料包括由Si、O、C及/或H元素构成的有机材料，诸如SiCOH、SiOC或其他合适材料。在一些实施例中，层间介电层114由一或更多层含碳材料、有机硅酸盐玻璃及/或上述各者的组合制成。在另一些实施例中，层间介电层114的材料含氮。在又另一些实施例中，层间介电层114为包含致孔剂的多孔层。层间介电层114的形成可通过使用例如等离子增强化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)、原子层化学气相沉积(ALCVD)、物理气相沉积(PVD)及/或旋涂技术。在诸多实施例中，形成凹部特征120于底材层110是形成凹部特征120于层间介电层114中。在一些实施例中，凹部特征120的底部暴露出基材112的一部分。在另一些实施例中，凹部特征120是形成于层间介电层114及基材112中(未显示)。在诸多实施例中，凹部特征120的形成是透过光蚀刻技术来进行。在一些实施例中，光蚀刻过程包含形成光阻材料(未显示)于层间介电层114之上，接着将光阻材料进行图案化过程，包括掩膜、曝光及显影。在光阻材料经图案化之后，可执行干式蚀刻或湿式蚀刻制程来移除层间介电层114中未被光罩遮蔽的曝光部分(使用正光阻时)或被光罩遮蔽的未曝光部分(使用负光阻时)移除。在一些实施例中，可组合湿清洗制程与灰化制程以移除光阻材料。在另本文档来自技高网...

【技术保护点】
一种形成半导体结构的方法，其特征在于，包含：形成一凹部特征于一底材层中；形成一金属层于该底材层上；暴露该金属层于一卤化钨气体中以形成一氧空乏金属层；以及形成一本体钨层于该氧空乏金属层上。

【技术特征摘要】
2016.05.14 US 15/154,9891.一种形成半导体结构的方法，其特征在于，包含...

【专利技术属性】
技术研发人员：吴仲强，李家庆，曹学文，周群渊，蔡承晏，李达元，蔡明兴，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71