一种半导体场效应晶体管及其制作方法技术

本发明专利技术提供了一种半导体场效应晶体管及其制作方法，该半导体场效应晶体管的制作方法，包括：在硅片的沟槽中形成第一氧化硅层；在所述第一氧化硅层上覆盖第一多晶硅层，且所述第一多晶硅层填满所述沟槽；对所述第一氧化硅层和所述第一多晶硅层进行刻蚀，保留预设深度的第一氧化硅层和第一多晶硅层；在沟槽以及沟槽的外表面形成第二氧化硅层；在所述第二氧化硅层包裹的沟槽中填充第二多晶硅层；在硅片上填充介质及金属，形成半导体场效应晶体管。通过上述方式制作的半导体场效应晶体管，降低了半导体场效应晶体管的开关损耗，提高了工作效率。

A semiconductor field effect transistor and its manufacturing method

The present invention provides a semiconductor field effect transistor and its manufacturing method, including the semiconductor field effect transistor manufacturing method, forming a first silicon oxide layer on a silicon wafer in the groove; covering the first polycrystalline silicon layer on the first silicon oxide layer, and the first polycrystalline silicon layer to fill the trench etching; on the first silicon oxide layer and the first polycrystalline silicon layer, the depth of the preserved presupposition the first silicon oxide layer and the first polycrystalline silicon layer in the trench; and the outer surface of the groove to form a silica layer; filling the second polysilicon layer in the trenches of the silica layer wrapped; filling medium and metal on a silicon wafer, forming a semiconductor field effect transistor. The semiconductor field effect transistor fabricated by the method reduces the switching loss of the semiconductor field effect transistor and improves the work efficiency.

【技术实现步骤摘要】
一种半导体场效应晶体管及其制作方法
本专利技术涉及半导体芯片制造工艺
，特别涉及一种半导体场效应晶体管及其制作方法。
技术介绍
垂直双扩散金属氧化物半导体场效应晶体管(VDMOS)的漏源两极分别在器件的两侧，使电流在器件内部垂直流通，增加了电流密度，改善了额定电流，单位面积的导通电阻也较小，是一种用途非常广泛的功率器件。VDMOS的最重要的性能参数就是工作损耗，工作损耗可以分为导通损耗，截止损耗和开关损耗三部分。其中导通损耗由导通电阻决定，截止损耗受反向漏电极电流大小影响，开关损耗是指器件开关过程中寄生电容充放电带来的损耗。为了满足功率器件适应高频应用的要求，降低功率器件的开关损耗，提高器件的工作效率具有重要的意义。功率器件的开关损耗大小由寄生电容大小决定，寄生电容可以分为栅源电容，栅漏电容和源漏电容三部分。其中，栅漏电容对器件的开关损耗影响最大，栅漏电容可以分为氧化层电容和耗尽层电容两部分，氧化层电容受栅氧厚度影响，耗尽层电容受工艺和器件结构影响较大。常规的VDMOS的器件结构如图1所示。图1中，硅衬底1的上层覆盖N型外延层2，N型外延层2上覆盖有P型区域3，P型区域3上刻蚀有沟槽，沟槽的底面位于N型外延层2与P型区域3接触的下部，沟槽的内壁上设置有一层氧化硅4，沟槽中填充有多晶硅5，沟槽上方覆盖有介质材料6，介质材料6和P型区域3上方覆盖有金属材料7。此种结构的VDMOS会在N型外延层2上形成较大的栅漏电容，进而使得VDMOS的开关损耗较大。
技术实现思路
本专利技术要解决的技术问题是提供一种半导体场效应晶体管及其制作方法，用以解决现有的VDMOS器件的开关损耗，工作效率不高的问题。为了解决上述技术问题，本专利技术实施例提供一种半导体场效应晶体管的制作方法，包括：在硅片的沟槽中形成第一氧化硅层；在所述第一氧化硅层上覆盖第一多晶硅层，且所述第一多晶硅层填满所述沟槽；对所述第一氧化硅层和所述第一多晶硅层进行刻蚀，保留预设深度的第一氧化硅层和第一多晶硅层；在沟槽以及沟槽的外表面形成第二氧化硅层；在所述第二氧化硅层包裹的沟槽中填充第二多晶硅层；在硅片上填充介质及金属，形成半导体场效应晶体管。进一步地，所述第一氧化硅层的厚度为0.1微米至1微米。进一步地，所述在硅片的沟槽中形成第一氧化硅层的步骤具体为：使用光刻胶作为掩膜，在硅片上进行刻蚀，形成沟槽，所述沟槽的底部位于所述硅片的N型外延层中；进行热氧化，在所述沟槽的侧壁以及底部生成第一氧化硅层。进一步地，在硅片上进行刻蚀的刻蚀方法包括：干法刻蚀和/或湿法刻蚀。进一步地，所述第一氧化硅层覆盖在所述沟槽的外表面。进一步地，所述对所述第一氧化硅层和所述第一多晶硅层进行刻蚀，保留预设深度的第一氧化硅层和第一多晶硅层的步骤具体为：利用干法刻蚀去除位于硅片的P型外延层中的沟槽内的第一氧化硅层和第一多晶硅层，保留位于N型外延层中的沟槽内的第一氧化硅层和第一多晶硅层。进一步地，所述第二氧化硅层的厚度为0.01微米至0.1微米。进一步地，所述在沟槽以及沟槽的外表面形成第二氧化硅层的步骤具体为：在所述沟槽中形成覆盖所述第一氧化硅层和第一多晶硅层的第二氧化硅层、且在所述沟槽的侧壁以及外表面也形成有第二氧化硅层。进一步地，所述在所述第二氧化硅层包裹的沟槽中填充第二多晶硅层的步骤具体为：在所述沟槽的外表面以及侧壁的第二氧化硅层上覆盖第二多晶硅层，且所述第二多晶硅层填满整个沟槽；刻蚀去除位于沟槽的外表面的第二多晶硅层。进一步地，所述在硅片上填充介质及金属，形成半导体场效应晶体管的步骤具体为：在硅片上进行介质填充与刻蚀以及金属的填充，得到半导体场效应晶体管。本专利技术实施例提供一种半导体场效应晶体管，包括：硅片，所述硅片包括：硅衬底、覆盖在硅衬底上方的N型外延层以及覆盖在N型外延层上方的P型外延层；所述硅片上设置有至少一个沟槽，且所述沟槽的开口端位于P型外延层表面，所述沟槽的底部位于N型外延层中；覆盖在所述N型外延层中的沟槽的侧壁和底部上的第一氧化硅层；覆盖在所述第一氧化硅层上的第一多晶硅层，且所述第一多晶硅层将所述N型外延层中的沟槽填满；覆盖在所述第一氧化硅层和所述第一多晶硅层上的第二氧化硅层，且所述第二氧化硅层覆盖在所述P型外延层中的沟槽的侧壁上；覆盖在所述第二氧化硅层上的第二多晶硅层，且所述第二多晶硅层将所述P型外延层中的沟槽填满；覆盖在所述第二多晶硅层和所述第二氧化硅层上的介质材料；以及覆盖在所述P型外延层以及所述介质材料上的金属材料。进一步地，所述第一氧化硅层的厚度为0.1微米至1微米。进一步地，所述第二氧化硅层的厚度为0.01微米至0.1微米。本专利技术的有益效果是：上述方案，通过在硅片的沟槽内分别形成互不相关的多晶硅层，使得位于硅片上的不同部位的沟槽内的多晶硅层互不相连，以此种方式制作出来的半导体场效应晶体管，当给沟槽中的某一部分多晶硅层通电时，其它部位的多晶硅层上不存在电容，从而降低了减小了栅漏电容，降低了半导体场效应晶体管的开关损耗，提高了工作效率。附图说明图1表示常规的VDMOS的器件结构示意图；图2表示本专利技术实施例的制作方法的流程示意图；图3表示执行完步骤11，形成的硅片的结构示意图；图4表示执行完步骤12，形成的硅片的结构示意图；图5表示执行完步骤20，形成的硅片的结构示意图；图6表示执行完步骤30，形成的硅片的结构示意图；图7表示执行完步骤40，形成的硅片的结构示意图；图8表示执行完步骤50，形成的硅片的结构示意图；图9表示执行完步骤60，形成的VDMOS器件的结构示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本专利技术进行详细描述。本专利技术针对现有的VDMOS器件的开关损耗，工作效率不高的问题，提供一种半导体场效应晶体管及其制作方法。如图2所示，本专利技术实施例的半导体场效应晶体管的制作方法，包括：步骤10，在硅片的沟槽中形成第一氧化硅层；步骤20，在所述第一氧化硅层上覆盖第一多晶硅层，且所述第一多晶硅层填满所述沟槽；步骤30，对所述第一氧化硅层和所述第一多晶硅层进行刻蚀，保留预设深度的第一氧化硅层和第一多晶硅层；步骤40，在沟槽以及沟槽的外表面形成第二氧化硅层；步骤50，在所述第二氧化硅层包裹的沟槽中填充第二多晶硅层；步骤60，在硅片上填充介质及金属，形成半导体场效应晶体管。需要说明的是，本专利技术实施例中所说的半导体场效应晶体管主要指的是VDMOS，由上述的步骤20和步骤50可以看出，硅片上的沟槽中的多晶硅层由两部分组成，即第一多晶硅层和第二多晶硅层，且第一多晶硅层和第二多晶硅层通过第二氧化硅层进行隔离，使得第一多晶硅层和第二多晶硅层上的电位互不影响，在给第二多晶硅层通电时，第一多晶硅层上不会携带电位，从而降低了位于沟槽底部附近的硅片上的栅漏电容，进而降低了VDMOS的开关损耗，提高了工作效率。可选地，如图3和图4所示，所述步骤10在具体实现时，包括：步骤11，使用光刻胶作为掩膜，在硅片上进行刻蚀，形成沟槽140，所述沟槽140的底部位于所述硅片的N型外延层120中；需要说明的是，上述在硅片上进行刻蚀，所采用的刻蚀方法包括：干法刻蚀和/或湿法刻蚀；且所述沟槽140的形状及尺寸大小可以根据实际需要进行设置，本专利技术中不本文档来自技高网...

【技术保护点】
一种半导体场效应晶体管的制作方法，其特征在于，包括：在硅片的沟槽中形成第一氧化硅层；在所述第一氧化硅层上覆盖第一多晶硅层，且所述第一多晶硅层填满所述沟槽；对所述第一氧化硅层和所述第一多晶硅层进行刻蚀，保留预设深度的第一氧化硅层和第一多晶硅层；在沟槽以及沟槽的外表面形成第二氧化硅层；在所述第二氧化硅层包裹的沟槽中填充第二多晶硅层；在硅片上填充介质及金属，形成半导体场效应晶体管。

【技术特征摘要】
1.一种半导体场效应晶体管的制作方法，其特征在于，包括：在硅片的沟槽中形成第一氧化硅层；在所述第一氧化硅层上覆盖第一多晶硅层，且所述第一多晶硅层填满所述沟槽；对所述第一氧化硅层和所述第一多晶硅层进行刻蚀，保留预设深度的第一氧化硅层和第一多晶硅层；在沟槽以及沟槽的外表面形成第二氧化硅层；在所述第二氧化硅层包裹的沟槽中填充第二多晶硅层；在硅片上填充介质及金属，形成半导体场效应晶体管。2.根据权利要求1所述的制作方法，其特征在于，所述第一氧化硅层的厚度为0.1微米至1微米。3.根据权利要求1所述的制作方法，其特征在于，所述在硅片的沟槽中形成第一氧化硅层的步骤具体为：使用光刻胶作为掩膜，在硅片上进行刻蚀，形成沟槽，所述沟槽的底部位于所述硅片的N型外延层中；进行热氧化，在所述沟槽的侧壁以及底部生成第一氧化硅层。4.根据权利要求3所述的制作方法，其特征在于，在硅片上进行刻蚀的刻蚀方法包括：干法刻蚀和/或湿法刻蚀。5.根据权利要求3所述的制作方法，其特征在于，所述第一氧化硅层覆盖在所述沟槽的外表面。6.根据权利要求1所述的制作方法，其特征在于，所述对所述第一氧化硅层和所述第一多晶硅层进行刻蚀，保留预设深度的第一氧化硅层和第一多晶硅层的步骤具体为：利用干法刻蚀去除位于硅片的P型外延层中的沟槽内的第一氧化硅层和第一多晶硅层，保留位于N型外延层中的沟槽内的第一氧化硅层和第一多晶硅层。7.根据权利要求1所述的制作方法，其特征在于，所述第二氧化硅层的厚度为0.01微米至0.1微米。8.根据权利要求1所述的制作方法，其特征在于，所述在沟槽以及沟槽的外表面形成第二氧化硅层的步骤具体为：在所述沟槽中形成覆盖所述第一氧化硅层和...

【专利技术属性】
技术研发人员：李理，马万里，赵圣哲，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京,11