薄膜晶体管及其制备方法、阵列基板和显示面板技术

本发明专利技术公开了一种薄膜晶体管及其制备方法、阵列基板和显示面板，涉及显示技术领域。制备方法包括：在基底上依次形成有源层、栅绝缘层和栅电极，其中，有源层包括沟道区域和导体化区域，栅电极在基底上的正投影包含沟道区域在基底上的正投影。薄膜晶体管包括：依次设置在基底上的有源层、栅绝缘层和栅电极，有源层包括沟道区域和与沟道区域两侧相接的导体化区域，栅电极在基底上的正投影包含沟道区域在基底上的正投影。阵列基板包含该薄膜晶体管，显示面板包含该阵列基板。该制备方法降低了顶栅型薄膜晶体管的开态电阻，使得开态电流增加，降低了显示器件的功耗，提高了显示面板的显示质量。

Thin film transistor and its preparation method, array substrate and display panel

The invention discloses a thin film transistor and a preparation method thereof, an array substrate and a display panel, which relates to the display technology field. The preparation method comprises the following steps: forming an active layer, a gate insulating layer and a gate electrode sequentially in the substrate, wherein the active layer includes a channel region and a conductor region, and a positive projection of the gate electrode on the substrate includes a positive projection of the channel region on the substrate. The thin film transistor comprises an active layer, a gate insulating layer and a gate electrode sequentially arranged on the substrate, and the active layer comprises a trench region and a conductor region connected with the two sides of the groove region, and the positive projection of the gate electrode on the substrate includes a positive projection of the channel region on the substrate. The array substrate includes the thin film transistor, and the display panel includes the array substrate. The preparation method reduces the open resistance of the top gate film transistor, increases the open state current, reduces the power consumption of the display device, and improves the display quality of the display panel.

【技术实现步骤摘要】
薄膜晶体管及其制备方法、阵列基板和显示面板
本专利技术涉及显示
，具体涉及一种薄膜晶体管及其制备方法、阵列基板和显示面板。
技术介绍
薄膜晶体管是显示
非常重要的元件，现有技术中，薄膜晶体管主要有两大类，即底栅型薄膜晶体管和顶栅型薄膜晶体管。顶栅型薄膜晶体管中栅电极与源电极/漏电极无重叠，因此寄生电容非常低，同时顶栅型薄膜晶体管的制作工艺简单、沟道的宽长比W/L比较大，且布局灵活，所以其在高分辨率、高刷新率、窄边框、低功耗的产品中得到了广泛的应用。顶栅型薄膜晶体管的低功耗，主要受其开态电流的影响，而开态电流主要决定于源电极和漏电极之间的开态电阻。本申请的专利技术人发现，现有技术中的顶栅型薄膜晶体管的开态电阻较大，使得开态电流较小，从而增加了显示器件的功耗，降低了显示面板的显示质量。
技术实现思路
本专利技术实施例所要解决的技术问题是，提供一种薄膜晶体管及其制备方法、阵列基板和显示面板，以解决现有顶栅型薄膜晶体管的开态电阻较大导致显示器件功耗大的问题。为了解决上述技术问题，本专利技术实施例提供了一种薄膜晶体管的制备方法，包括：在基底上依次形成有源层、栅绝缘层和栅电极，其中，所述有源层包括沟道区域和导体化区域，所述栅电极在基底上的正投影包含所述沟道区域在基底上的正投影。可选地，所述在基底上依次形成有源层、栅绝缘层和栅电极，包括：在基底上形成有源层；在形成有有源层的基底上依次沉积栅绝缘薄膜和栅金属薄膜；形成栅电极和栅绝缘层，所述栅电极和所述栅绝缘层在基底上的正投影完全重叠；对有源层进行导体化处理，形成沟道区域和位于所述沟道区域两侧的导体化区域，所述沟道区域在基底上的正投影与所述栅电极和栅绝缘层在基底上的正投影完全重叠。可选地，所述形成栅电极和栅绝缘层，包括：在栅金属薄膜上涂覆光刻胶，采用掩膜版对光刻胶进行曝光并显影，在栅电极位置形成未曝光区域，保留光刻胶，在其余位置形成完全曝光区域，光刻胶被去除；采用湿法刻蚀工艺刻蚀掉完全曝光区域的栅金属薄膜；对光刻胶进行硬烘烤或灰化处理；采用干法刻蚀工艺刻蚀掉光刻胶以外的栅绝缘薄膜，使所述栅电极和所述栅绝缘层在基底上的正投影完全重叠。可选地，所述形成栅电极和栅绝缘层，包括：在栅金属薄膜上涂覆光刻胶，采用掩膜版对光刻胶进行曝光并显影，在栅电极位置形成未曝光区域，保留光刻胶，在其余位置形成完全曝光区域，光刻胶被去除；采用干法刻蚀工艺刻蚀掉完全曝光区域的栅金属薄膜和栅绝缘薄膜，使所述栅电极和栅绝缘层在基底上的正投影完全重叠。可选地，所述在基底上依次形成有源层、栅绝缘层和栅电极，包括：在基板上沉积有源薄膜；采用半色调掩膜或灰阶掩膜形成有源层，所述有源层包括沟道区域和位于所述沟道区域两侧的导体化区域；在形成有有源层的基底上依次沉积栅绝缘薄膜和栅金属薄膜，形成栅绝缘层和栅电极，所述栅电极在基底上的正投影包含所述沟道区域在基底上的正投影。优选地，所述采用半色调掩膜或灰阶掩膜形成有源层，所述有源层包括沟道区域和位于所述沟道区域两侧的导体化区域，包括：在有源薄膜上涂覆光刻胶层；采用半色调掩膜或灰阶掩膜对光刻胶层进行阶梯曝光并显影，在沟道区域位置形成未曝光区域，在导体化区域位置形成部分曝光区域，在其余位置形成完全曝光区域，光刻胶被去除；刻蚀掉完全曝光区域的有源薄膜；光刻胶灰化处理，去除部分曝光区域的光刻胶；导体化处理，形成沟道区域和位于所述沟道区域两侧的导体化区域。可选地，所述制备方法还包括：在形成有栅电极的基底上形成源电极和漏电极。本专利技术实施例还提供了一种薄膜晶体管，包括基底，还包括依次设置在基底上的有源层、栅绝缘层和栅电极，其中，所述有源层包括沟道区域和与所述沟道区域两侧相接的导体化区域，所述栅电极在基底上的正投影包含所述沟道区域在基底上的正投影。可选地，所述栅电极在基底上的正投影与所述沟道区域在基底上的正投影完全重叠。可选地，所述薄膜晶体管还包括：覆盖所述栅电极、所述栅绝缘层和所述有源层的层间绝缘层，所述层间绝缘层上设置有暴露出导体化区域的第一过孔和第二过孔；设置在所述层间绝缘层上的源电极和漏电极，所述源电极和所述漏电极分别通过所述第一过孔和所述第二过孔与所述导体化区域连接。本专利技术实施例还提供了一种阵列基板，包括以上所述的薄膜晶体管。本专利技术实施例还提供了一种显示面板，包括以上所述的阵列基板。本专利技术实施例提供了一种薄膜晶体管及其制备方法、阵列基板和显示面板，通过在制备过程中使栅电极和栅绝缘层在基底上的正投影完全重叠，从而在对有源层进行导体化处理时，不会再出现由于导体化处理不完全而产生弱导体化区域，降低了顶栅型薄膜晶体管的开态电阻，使得开态电流增加，降低了显示器件的功耗，提高了显示面板的显示质量。本专利技术实施例对现有制备工艺改动较小，具有较好的应用前景。本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其它优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。附图说明附图用来提供对本专利技术技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本专利技术的技术方案，并不构成对本专利技术技术方案的限制。图1为现有技术中形成有源层后的结构示意图；图2为现有技术中形成栅电极后的结构示意图；图3为现有技术中形成栅绝缘层后的结构示意图；图4为现有技术中对有源层进行导体化后的结构示意图；图5为现有技术中形成源电极和漏电极后的结构示意图；图6为本专利技术实施例的薄膜晶体管制备方法的流程示意图；图7为本专利技术第一实施例中形成有源层后的结构示意图；图8为本专利技术第一实施例中形成栅电极后的结构示意图；图9为本专利技术第一实施例中对光刻胶层进行硬烘烤或灰化处理后的结构示意图；图10为本专利技术第一实施例中形成栅绝缘层后的结构示意图；图11为本专利技术第一实施例中对有源层进行导体化后的结构示意图；图12为本专利技术第一实施例中形成层间绝缘层后的结构示意图；图13为本专利技术第一实施例中形成源电极和漏电极后的结构示意图；图14为本专利技术第三实施例中对有源层上的光刻胶进行曝光并显影后的结构示意图；图15为本专利技术第三实施例中对光刻胶进行灰化处理后的结构示意图；图16为本专利技术第三实施例中对有源层进行导体化后的结构示意图；图17为本专利技术第三实施例中形成栅电极和栅绝缘层后的结构示意图。附图标记说明：11-基底；12-有源层；13-栅绝缘层；14-栅电极；15-光刻胶层；16-导体化区域；17-沟道区域；18-弱导体化区域；20-层间绝缘层；22-源电极；23-漏电极；211-第一过孔；212-第二过孔。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明白，下文中将结合附图对本专利技术的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。经本申请专利技术人研究发现，现有的顶栅型薄膜晶体管的制备方法使得制备得到的顶栅型薄膜晶体管的源电极和漏电极之间的开态电阻较大，下面详细介绍一下本申请专利技术人分析得出的结果。图1～图5为现有技术顶栅型薄膜晶体管制备过程的示意图，包括：第一次构图工艺，在基底11上形成有源层12的图案，如图1所示。第二次构图工艺，在有源层12上形成栅绝缘层和栅电极，形成沟道区域和两侧的导体化区域，具体包本文档来自技高网...

【技术保护点】
一种薄膜晶体管的制备方法，其特征在于，包括：在基底上依次形成有源层、栅绝缘层和栅电极，其中，所述有源层包括沟道区域和导体化区域，所述栅电极在基底上的正投影包含所述沟道区域在基底上的正投影。

【技术特征摘要】
1.一种薄膜晶体管的制备方法，其特征在于，包括：在基底上依次形成有源层、栅绝缘层和栅电极，其中，所述有源层包括沟道区域和导体化区域，所述栅电极在基底上的正投影包含所述沟道区域在基底上的正投影。2.根据权利要求1所述的制备方法，其特征在于，所述在基底上依次形成有源层、栅绝缘层和栅电极，包括：在基底上形成有源层；在形成有有源层的基底上依次沉积栅绝缘薄膜和栅金属薄膜；形成栅电极和栅绝缘层，所述栅电极和所述栅绝缘层在基底上的正投影完全重叠；对有源层进行导体化处理，形成沟道区域和位于所述沟道区域两侧的导体化区域，所述沟道区域在基底上的正投影与所述栅电极和栅绝缘层在基底上的正投影完全重叠。3.根据权利要求2所述的制备方法，其特征在于，所述形成栅电极和栅绝缘层，包括：在栅金属薄膜上涂覆光刻胶，采用掩膜版对光刻胶进行曝光并显影，在栅电极位置形成未曝光区域，保留光刻胶，在其余位置形成完全曝光区域，光刻胶被去除；采用湿法刻蚀工艺刻蚀掉完全曝光区域的栅金属薄膜；对光刻胶进行硬烘烤或灰化处理；采用干法刻蚀工艺刻蚀掉光刻胶以外的栅绝缘薄膜，使所述栅电极和所述栅绝缘层在基底上的正投影完全重叠。4.根据权利要求2所述的制备方法，其特征在于，所述形成栅电极和栅绝缘层，包括：在栅金属薄膜上涂覆光刻胶，采用掩膜版对光刻胶进行曝光并显影，在栅电极位置形成未曝光区域，保留光刻胶，在其余位置形成完全曝光区域，光刻胶被去除；采用干法刻蚀工艺刻蚀掉完全曝光区域的栅金属薄膜和栅绝缘薄膜，使所述栅电极和栅绝缘层在基底上的正投影完全重叠。5.根据权利要求1所述的制备方法，其特征在于，所述在基底上依次形成有源层、栅绝缘层和栅电极，包括：在基板上沉积有源薄膜；采用半色调掩膜或灰阶掩膜形成有源层，所述有源层包括沟道区域和位于所述沟道区域两侧的...

【专利技术属性】
技术研发人员：苏同上，袁广才，王东方，赵策，周斌，刘军，邵继峰，王庆贺，张扬，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京,11