半导体结构及其形成方法技术

本发明专利技术揭示了一种半导体结构及其形成方法，该半导体结构的形成方法包括：提供一具有假栅极的基板；在该基板的假栅极进行升高源漏极外延区域的第一次原位掺杂以形成淡掺杂的源漏外延层；以及在该基板的假栅极进行升高源漏极外延区域的第二次原位掺杂以形成浓掺杂的源漏外延层。

Semiconductor structure and its formation method

The invention discloses a semiconductor structure and a method of forming a semiconductor structure includes a method of forming the substrate with a dummy gate: the first high rise; in situ doping source drain extension region of the substrate in the dummy gate to form a light doped source drain epitaxial layer; and a dummy gate in the substrate second times higher in situ doped source drain extension region to form a heavy doped source and drain epitaxial layer.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体
，特别涉及一种半导体结构及其形成方法。
技术介绍
随着可携式电子产品不断的推陈出新，其工艺技术也不断的在进步，而产品尺寸的微小化为目前最受关注的技术，如金属氧化物半导体场效应晶体管(MOSFET)不断的被微小化，然而晶体管的微小化衍生出许多物理上的限制以及问题，例如载流子注入、漏电流、绝缘、短通道效应(Short-ChannelEffects，SCEs)及通道长度控制等，使得晶体管之栅极对于通道内的控制能力逐渐降低。特别是，在栅极正下方的离子注入剂量容易随着微小化而增加。此外，源漏极延伸区域所造成的伤害也会随着微小化而包含了更多的通道区域。而这些离子注入的伤害也进一步提供更多协助解缓应力或是杂质(例如稼)自底层向上扩散的点缺陷。而且，于退火之后仍存在的离子注入伤害或许会做为载流子散射中心。例如，离子注入后热退火的应变硅薄膜的热工艺中可以造成失配位错的缺陷而导致应力释放以及杂质过度扩散等问题，最终造成载流子迁移率降低的问题。于是，为了解决晶体管因微小化所产生的问题，多重栅极三维(Multi-Gate3D)晶体管被提出以改善栅极对于通道本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供一具有假栅极的基板；在该基板的假栅极进行升高源漏极外延区域的第一次原位掺杂以形成淡掺杂的源漏外延层；以及在该基板的假栅极进行升高源漏极外延区域的第二次原位掺杂以形成浓掺杂的源漏外延层。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供一具有假栅极的基板；在该基板的假栅极进行升高源漏极外延区域的第一次原位掺杂以形成淡掺杂的源漏外延层；以及在该基板的假栅极进行升高源漏极外延区域的第二次原位掺杂以形成浓掺杂的源漏外延层。2.如权利要求1所述的半导体结构的形成方法，其特征在于，在完成所述升高源漏极外延区域的两次掺杂之后，还包括：对所述升高源漏极外延区域进行脉冲雷射退火。3.如申请专利范围第2项所述的半导体结构的形成方法，其特征在于，所述源漏外延层的形状在所述脉冲雷射退火之后保持不变。4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基板包含硅、绝缘层覆硅、锗硅于绝缘层覆硅上、锗硅于硅上、锗、砷化镓、磷化铟、锑化铟、铟镓砷、铝镓砷或铟铝砷中的任意一种或其任意组合。5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一次原位掺杂和第二次原位掺杂是...

【专利技术属性】
技术研发人员：肖德元，
申请(专利权)人：上海新昇半导体科技有限公司，
类型：发明
国别省市：上海,31