具有非对称鳍形图案的半导体器件制造技术

提供了半导体器件，其包括具有彼此相对的第一侧壁和第二侧壁的第一鳍形图案以及与第一鳍形图案的至少一部分接触的场绝缘薄膜。第一鳍形图案包括：与场绝缘薄膜接触的第一鳍形图案下部；不与场绝缘薄膜接触的第一鳍形图案上部；位于第一鳍形图案下部与第一鳍形图案上部之间的第一边界；以及垂直于第一边界且与第一鳍形图案上部的顶部交会的第一鳍中心线。第一鳍形图案上部的第一侧壁与第一鳍形图案上部的第二侧壁相对于第一鳍中心线不对称。

Semiconductor devices with asymmetrical fin patterns

A semiconductor device is provided, including a first fin shape having a first sidewall and second sidewalls opposite to each other and a field insulating film contacting at least part of the first fin pattern. The first fin shaped pattern includes: first and lower fin shaped field insulating film contact pattern; not insulated above the first fin patterned film in contact with the field; in the first boundary between the upper part of the first fin shaped pattern with the first fin shaped pattern; the first fin centerline and perpendicular to the top of the first boundary and a fin shaped article the upper part of the intersection pattern. The first side wall of the first fin shaped pattern is asymmetric with the second sidewall of the upper part of the first fin shape pattern relative to the central line of the first fin.

【技术实现步骤摘要】
具有非对称鳍形图案的半导体器件本申请是基于2016年1月15日提交的、申请号为201610028951.9、专利技术创造名称为“具有非对称鳍形图案的半导体器件”的中国专利申请的分案申请。相关申请的交叉引用本申请要求于2015年1月15日提交至韩国知识产权局的韩国专利申请No.10-2015-0007315的优先权以及于2015年1月16日提交至美国专利商标局的美国临时申请No.62/104,470的优先权，这些申请的全部内容以引用方式并入本文中。
本专利技术构思的各实施例一般地涉及半导体器件，更具体地，涉及多栅极晶体管。
技术介绍
多栅极晶体管使用能够易于标定的三维沟道。多栅极晶体管可以在即使其栅极长度不增大的情况下提高其电流控制能力。另外，多栅极晶体管可以有效抑制沟道区电压受漏极电压影响的短沟道效应(SCE)。作为用于增加半导体器件密度的标定技术中的一种，已经提出一种多栅极晶体管，其中鳍形硅体形成在衬底上并且栅极形成在硅体表面上。
技术实现思路
本专利技术构思的一些实施例提供这样的半导体器件，通过调整鳍形场效应晶体管(FinFET)的沟道的形状而增加宽度效应，可提高所述半导体器件的性能本文档来自技高网...

【技术保护点】
一种半导体器件，包括：第一鳍图案，其包括彼此相对的第一侧壁和第二侧壁；第二鳍图案，其包括彼此相对的第三侧壁和第四侧壁；第三鳍图案，其位于所述第一鳍图案与第二鳍图案之间；以及场绝缘薄膜，其与所述第一鳍图案的至少一部分、所述第二鳍图案的至少一部分和所述第三鳍图案的至少一部分接触，其中，所述第一鳍图案包括：与所述场绝缘薄膜接触的第一鳍图案的下部；不与所述场绝缘薄膜接触的第一鳍图案的上部；第一边界，其位于所述第一鳍图案的下部与所述第一鳍图案的上部之间；以及第一鳍中心线，其垂直于所述第一边界且与所述第一鳍图案的上部的顶部交会，其中，所述第二鳍图案包括：与所述场绝缘薄膜接触的第二鳍图案的下部；不与所述场绝...

【技术特征摘要】
2015.01.15 KR 10-2015-0007315;2015.01.16 US 62/1041.一种半导体器件，包括：第一鳍图案，其包括彼此相对的第一侧壁和第二侧壁；第二鳍图案，其包括彼此相对的第三侧壁和第四侧壁；第三鳍图案，其位于所述第一鳍图案与第二鳍图案之间；以及场绝缘薄膜，其与所述第一鳍图案的至少一部分、所述第二鳍图案的至少一部分和所述第三鳍图案的至少一部分接触，其中，所述第一鳍图案包括：与所述场绝缘薄膜接触的第一鳍图案的下部；不与所述场绝缘薄膜接触的第一鳍图案的上部；第一边界，其位于所述第一鳍图案的下部与所述第一鳍图案的上部之间；以及第一鳍中心线，其垂直于所述第一边界且与所述第一鳍图案的上部的顶部交会，其中，所述第二鳍图案包括：与所述场绝缘薄膜接触的第二鳍图案的下部；不与所述场绝缘薄膜接触的第二鳍图案的上部；第二边界，其位于所述第二鳍图案的下部与所述第二鳍图案的上部之间；以及第二鳍中心线，其垂直于所述第二边界且与所述第二鳍图案的上部的顶部交会，其中，所述第一鳍图案的上部的第一侧壁与所述第一鳍图案的上部的第二侧壁相对于所述第一鳍中心线不对称，并且其中，所述第二鳍图案的上部的第三侧壁与所述第二鳍图案的上部的第四侧壁相对于所述第二鳍中心线不对称。2.根据权利要求1所述的半导体器件，其中，在与所述第一边界相距第一距离的所述第一鳍图案的上部中，所述第一侧壁的斜率被定义为第一斜率，所述第二侧壁的斜率被定义为第二斜率，所述第一鳍中心线与所述第一侧壁之间的宽度被定义为第一宽度，并且所述第一鳍中心线与所述第二侧壁之间的宽度被定义为第二宽度，并且其中，所述第一斜率与所述第二斜率彼此不同，或者所述第一宽度与所述第二宽度彼此不同。3.根据权利要求2所述的半导体器件，其中，所述第一斜率与所述第二斜率彼此不同，并且所述第一宽度与所述第二宽度彼此不同。4.根据权利要求1所述的半导体器件，其中，所述第一鳍图案的下部的第一侧壁与所述第一鳍图案的下部的第二侧壁相对于所述第一鳍中心线不对称。5.根据权利要求1所述的半导体器件，其中，所述第三鳍图案包括：与所述场绝缘薄膜接触的第三鳍图案的下部；不与所述场绝缘薄膜接触的第三鳍图案的上部；第三边界，其位于所述第三鳍图案的下部与所述第三鳍图案的上部之间；以及第三鳍中心线，其垂直于所述第三边界且与所述第三鳍图案的上部的顶部交会，其中，所述第三鳍图案的第五侧壁与所述第三鳍图案的第六侧壁相对于所述第三鳍中心线不对称。6.根据权利要求5所述的半导体器件，其中，所述第三鳍图案的上部的第五侧壁与所述第三鳍图案的第六侧壁相对于所述第三鳍中心线不对称。7.根据权利要求5所述的半导体器件，其中，所述第二鳍图案和所述第三鳍图案彼此直接相邻，其中，在所述第二鳍中心线与所述第三鳍中心线之间定义了与所述第二鳍中心线和所述第三鳍中心线相距相同距离的场中心线，并且其中，所述第二鳍图案的第四侧壁与所述第三鳍图案的第五侧壁相对于所述场中心线对称。8.根据权利要求1所述的半导体器件，其中，所述第三鳍图案包括：与所述场绝缘薄膜接触的第三鳍图案的下部；不与所述场绝缘薄膜接触的第三鳍图案的上部；第三边界，其位于所述第三鳍图案的下部与所述第三鳍图案的上部之间；以及第三鳍中心线，其垂直于所述第三边界且与所述第三鳍图案的上部的顶部交会，其中，所述第三鳍图案的第五侧壁与所述第三鳍图案的第六侧壁相对于所述第三鳍中心线对称。9.根据权利要求1所述的半导体器件，其中，在与所述第一边界相距第一距离的所述第一鳍图案的下部中，所述第一侧壁的斜率被定义为第一斜率，所述第二侧壁的斜率被定义为第二斜率，所述第一鳍中心线与所述第一侧壁之间的宽度被定义为第一宽度，并且所述第一鳍中心线与所述第二侧壁之间的宽度被定义为第二宽度，并且其中，所述第一斜率与所述第二斜率实质上相同，并且所述第一宽度与所述第二宽度实质上相同。10.根据权利要求1所述的半导体器件，还包括与所述第一鳍图案至所述第三鳍图案中的至少之一交叉的栅电极。11.一种半导体器件，包括：沟槽，其限定第一鳍图案至第三鳍图案；场绝缘薄膜，其填充所述沟槽的一部分，其中，第三鳍图案位于第一鳍图案与第二鳍图案之间，其中，所述第一鳍图案包括：被所述场绝缘薄膜覆盖的第一鳍图案的下部；没有被所述场绝缘薄膜覆盖的第一鳍图案的上部；第一边界，其位于所述第一鳍图案的下部与所述第一鳍图案的上部之间；以及第一鳍中心线，其垂直于所述第一边界且与所述第一鳍图案的上部的顶部交会，其中，所述第二鳍图案包括：被所述场绝缘薄膜...

【专利技术属性】
技术研发人员：刘庭均，朴世玩，成百民，郑宝哲，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR